[发明专利]一种基于块的电路延时模型的建立方法

权利要求书

1.一种基于块的电路延时模型的建立方法，其特征在于该方法包括以下步骤，

步骤1，输入数字组合逻辑电路网表文件，从工艺厂商提供的PDK文件中提取单元本征延时参数(μ₀₁,σ₀₁)、(μ₀₂,σ₀₂)和(μ₀₃,σ₀₃)，使用HSPICE软件，选择蒙特卡洛工艺角，仿真不小于5000次，分别获得标准逻辑单元的输入到达时间统计参数均值和方差(μ_in,σ_in)(μ_A1,σ_A1)，(μ_A2,σ_A2)(μ_Aj,σ_Aj)，以及输出延时统计参数均值和方差(μ_outs,σ_outs)(μ_outc,σ_outc)(μ_outm,σ_outm)；

其中，(μ_in,σ_in)，表示单输入单输出节点输入A₁的到达时间特征，(μ_outs,σ_outs)表示输出C的延时特征，(μ₀₁,σ₀₁)表示PDK文件提供的单元本征延时；

(μ_A1,σ_A1)，(μ_A2,σ_A2)表示双输入单输出节点的第一输入A₁和第二输入A₂到达时间特征，(μ_outc,σ_outc)表示输出C的延时特征；(μ₀₂,σ₀₂)表示PDK文件提供的单元本征延时；

(μ_Aj,σ_Aj)表示多输入单输出节点的输入A_j到达时间，A_j表示第j个输入；(μ_outm,σ_outm)表示输出C的延时特征，(μ₀₃,σ₀₃)表示PDK文件提供单元本征延时；

步骤2，建立标准逻辑单元延时方差的增量模型，采用多元回归方法建立确定增量Δ模型的参数，多项式系数R_i,i＝0,1,…,6，使用决定系数R²衡量模型准确度，其中，表示测量值的平均值，y_i表示第i个测量值，表示第i个估计值，n是测量值个数，测量值指仿真得到的值，估计值指多元回归得到的值；

步骤3，将电路网表转化为有向无环图，标准逻辑门单元转化为节点G_i，G_i表示第i个节点，i最大值为M，M表示节点的总个数；每个节点的输入输出组成一个电路块，电路块的输入由上一级电路块的输出决定；e_ij表示G_i到G_j的延时对数的相反数；E_ij表示G_i到G_j的到达时间概率；数学关系为：e_ij＝-lgE_ij；

步骤4，计算到达时间概率，

P_A2＝1-P_A1                                (4-2)

P_A1、P_A2表示逻辑门输入A₁和输入A₂的到达时间概率；

ρ为输入到达时间的互相关系数；

Φ(y)表示到达时间概率分布；

φ(x)表示到达时间概率密度；

μ_A1、μ_A2分别表示输入A₁和输入A₂到达时间的均值；

θ表示输入A₁到达时间与输入A₂到达时间中较大者的方差；

步骤5，计算每条路径的到达时间概率，其中，单输入节点的概率设为1；计算公式为：

其中，N表示E_path经过的相邻节点路径总数，E_path.i为路径中的第i个相邻节点路径的到达时间概率；两边取以10为底的对数，得到

步骤6，采用平均-最大标签联合最短路径算法，求最短路径；首先，源节点作为初始节点，源节点到相邻节点的权值入队；其次，dis_ave表示队列中元素的平均值；dis_min表示dis_ave和dis_lst中较小的值，dis_x_j表示dis[x_ij]与dis[i]的和；如果dis_x_j小于dis_min，则dis_x_j入队；

步骤7，采用Yen's偏离算法对K个从有向无环图的输入到输出的路径降序排列，构建关键路径集合；1≤K≤Q，Q为从有向无环图输入到输出的路径的总个数。