[发明专利]一种芯片验证方法及装置、电子设备、存储介质

说明书

本发明实施例公开一种芯片验证方法及装置、电子设备、存储介质，涉及电子设计自动化领域，能够有效提高芯片验证效率。所述方法包括：监测对被验证芯片的验证操作的操作进度，所述验证操作包括以下至少一项：验证环境初始化操作、测试用例仿真操作；根据所述操作进度，在所述验证操作开始后至所述验证操作结束前的预设时间点设置检查点，并记录所述检查点对应的电路仿真状态；根据仿真指令，从所述检查点开始，基于所述电路仿真状态重新对所述被验证芯片进行验证操作。本发明适用于芯片验证中。

技术领域

本发明涉及电子设计自动化领域，尤其涉及一种芯片验证方法及装置、电子设备、存储介质。

背景技术

在集成电路技术领域，芯片在交付代工厂制造之前，通常要经过一系列的验证，以保证制造出的芯片能够满足设计要求。随着集成电路技术得快速发展，芯片得设计方案变得越来越复杂，相应的对芯片验证方案得要求也越来越高。尤其对于SOC(System-on-Chip，片上系统)系统级验证来说，对其仿真速度的要求也越来越高。

就现有的soc级验证环境而言，一般采用systemverilog+system c语言来搭建验证环境，即验证环境的各基础组件采用systemverilog语言编写，而初始化序列以及测试用例序列采用system c语言编写，各基础组件通过DPI(Direct Programming Interface，直接编程接口)调用的方式来分别调用初始化序列以及测试用例序列。这样更改初始化序列或者测试用例后只需要重新生成相应的动态链接库，然后重新进行仿真即可。避免了更改systemverilog组件需要重新编译的过程，从而节省了几个小时的时间。

但随着SOC系统变得越来越庞大，即使节省了编译时间，但初始化序列的时间和执行测试用例序列的时间仍然长达几个小时甚至几十个小时，因此，SOC系统的验证效率仍然有待进一步提高。

发明内容

有鉴于此，本发明实施例提供一种芯片验证方法及装置、电子设备、计算机可读存储介质，能够有效提高芯片验证效率。

第一方面，本发明的实施例提供一种芯片验证方法，包括：监测对被验证芯片的验证操作的操作进度，所述验证操作包括以下至少一项：验证环境初始化操作、测试用例仿真操作；根据所述操作进度，在所述验证操作开始后至所述验证操作结束前的预设时间点设置检查点，并记录所述检查点对应的电路仿真状态；根据仿真指令，从所述检查点开始，基于所述电路仿真状态重新对所述被验证芯片进行验证操作。

可选的，所述监测对被验证芯片的验证操作的操作进度包括：通过监测调用测试用例的预设函数，监测所述验证操作的操作进度；所述根据所述操作进度，在所述验证操作开始后至所述验证操作结束前的预设时间点设置检查点，并记录所述检查点对应的电路仿真状态包括：当监测到所述预设函数调用测试用例时，在所述验证操作中设置所述检查点，并记录所述检查点对应的电路仿真状态。

可选的，所述监测对被验证芯片的验证操作的操作进度包括：加载所述验证操作对应的已编译文件，所述已编译文件包括至少两个已编译子文件，各所述已编译子文件根据仿真时间的先后划分；通过监测各所述已编译子文件是否已被执行，监测所述验证操作的操作进度。

可选的，所述根据所述操作进度，在所述验证操作开始后至所述验证操作结束前的预设时间点设置检查点，并记录所述检查点对应的电路仿真状态包括：当监测到预设已编译子文件执行结束或即将开始执行时，在所述验证操作中设置所述检查点，并记录所述检查点对应的电路仿真状态。

可选的，所述预设已编译子文件的数量为一个或多个，所述检查点的数量与所述预设已编译子文件的数量相对应。