[发明专利]一种新型高维持电压SCR结构

说明书

本发明公开了一种新型高维持电压SCR结构，包括P型衬底，所述P型衬底顶部设有一组P型阱区和一组第一N型阱区，所述P型阱区远离第一N型阱区一侧设有第二N型阱区；所述P型阱区一侧设有第一P+重掺杂区域，所述P型阱区另一侧设有第二P+重掺杂区域；本发明根据现有需求进行设计，在P型阱区添加了第三P+重掺杂区，并在与P型阱相邻处添加了第二N型阱区，扩展了第二P+重掺杂区域，在不增加工艺复杂度和失效电流基本不变的情况下，提高SCR器件的维持电压，避免闩锁效应的威胁。

技术领域

本发明涉及芯片保护技术领域，具体是一种新型高维持电压SCR结构。

背景技术

静电放电(ESD)是指物体带有不同的静电电荷，在互相靠近或接触时，电荷发生转移的自然现象。静电放电可以分为两个阶段，第一阶段是电荷在物体表面逐渐积累的过程，第二阶段是放电过程。在集成电路产业中，在芯片制造、封装、运输等过程中，芯片内部或外界环境可能会形成一定量的电荷积累。当芯片与外界形成导电通路后，聚集在电路内部或者外界的电荷通过Pin引脚流过芯片，虽然总电荷量不多，但由于ESD过程时间短，电应力大，会产生高电压大电流，在芯片内的局部空间，短时间内大量焦耳热积累，温度迅速升高造成芯片被烧毁。

为了避免芯片在发生静电放电过程中被损坏，需要对芯片添加必要的ESD防护。芯片的片上防护一般是在内部核心电路的引脚并联ESD防护电路。电路正常工作时，ESD防护电路处于关闭状态，当ESD事件发生时，由于瞬时的高电压，ESD防护电路开启，提供一条导通电阻很低的电流泄放路径，泄放大部分静电电流，同时减少电路承受的ESD脉冲电压，从而保护内部核心电路不被损坏。当ESD事件结束后，ESD防护电路自动关闭，以保证不会影响被保护电路的正常工作。

对于片上(on-chip)ESD防护，首先要确定该工艺的ESD设计窗口；ESD设计窗口以被保护电路正常共工作电压VDD和它被保护电路的最小失效电压BV为界限，将电压小于VDD的部分称为被保护电路正常工作区、电压大于BV的部分称为被保护电路失效区、在VDD和BV之间的区域便是ESD的设计窗口区域。为了提高IC产品的稳定性，一般在定义ESD设计窗口时会留有10％的设计余量。可控硅(SCR)因为其鲁棒性高、占用版图面积小、寄生电容低等优点，被广泛应用于集成电路的ESD保护器件。

然而，现有SCR的维持电压过低，在高工作电压下面临闩锁的问题，会影响芯片内部被保护电路的安全与功能，制约其在集成电路的应用。针对以上问题，提出一种新型高维持电压SCR结构。

发明内容

本发明的目的在于提供一种新型高维持电压SCR结构，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种新型高维持电压SCR结构，包括P型衬底，所述P型衬底顶部设有一组P型阱区和一组第一N型阱区，所述P型阱区远离第一N型阱区一侧设有第二N型阱区；

所述P型阱区一侧设有第一P+重掺杂区域，所述P型阱区另一侧设有第二P+重掺杂区域；

所述P型阱区上设有第三P+重掺杂区，所述第三P+重掺杂区两侧均设有浅沟道隔离，所述第一P+重掺杂区域设置在浅沟道隔离远离第三P+重掺杂区一侧。

优选的，所述第一P+重掺杂区域和第三P+重掺杂区通过金属线互连。

优选的，所述第一P+重掺杂区域设置在P型阱区与第一N型阱区桥接处，所述第二P+重掺杂区域设置在P型阱区与第二N型阱区桥接处。

优选的，所述第一N型阱区上设有第一N+注入区和第一P+注入区，所述第一N+注入区和第一P+注入区之间设有浅沟道隔离，所述第一N+注入区远离第一P+注入区一侧设有浅沟道隔离。

优选的，所述第二N型阱区上设有第二N+注入区，所述第二N+注入区两侧均设有浅沟道隔离。