[发明专利]SRAM存储器及其写入子电路、读出子电路以及控制方法

说明书

本申请提供一种SRAM存储器及其写入子电路、读出子电路以及控制方法，涉及半导体技术领域，能够最大程度的节约电子设备内部的空间和降低电子设备的功耗。其中的SRAM存储器包括：写入子电路、存储子电路和读出子电路；写入子电路被配置为将输入信号从第一输出信号端输出，将反相后的输入信号从第二输出信号端输出。存储子电路被配置为存储第一输出信号和第二输出信号。读出子电路被配置为将第三输出信号端和第四输出信号端的电位拉高至第一电源电压信号，以及从第三输出信号端和第四输出信号端输出不同电位的信号。

技术领域

本发明涉及半导体技术领域，尤其涉及一种SRAM存储器及其写入子电路、读出子电路以及控制方法。

背景技术

静态随机存储器(static random access memory，SRAM)是一种具有静止存取功能的存储器件，不需要刷新电路即能保存其内部存储的数据，具有高速度、较低功耗与标准工艺相兼容等优点，广泛应用于电脑、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等各类电子设备中。随着各类电子设备正在向轻薄化、低功耗的方向发展，位于电子设备内部的各种电路结构也需要向面积小、功耗小的方向发展，才能更好的适配未来的各类电子设备。

发明内容

本发明的实施例提供一种SRAM存储器、SRAM存储器的读写电路、SRAM存储器的写入子电路、SRAM存储器的读出子电路、SRAM存储器的控制方法、处理电路芯片及电子设备，结构简单、面积小、功耗低，能够最大程度的节约电子设备内部的空间和降低电子设备的功耗，最终降低电子设备的生产成本。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，本发明提供一种SRAM存储器的写入子电路，包括：输入信号端、选择信号端、第一使能信号端、第一输出信号端和第二输出信号端；被配置为在所述选择信号端和所述第一使能信号端的控制下，将所述输入信号端提供的输入信号从所述第一输出信号端输出，将反相后的所述输入信号从所述第二输出信号端输出。

在一些实施例中，SRAM存储器的写入子电路还包括：第一电源电压信号端、第一二极管、第二二极管，所述第一二极管和所述第二二极管被配置为在所述第一电源电压信号端的控制下稳定所述输入信号向所述第一输出信号端和所述第二输出信号端传输。

在一些实施例中，SRAM存储器的写入子电路还包括：复位信号端；还被配置为在所述复位信号端和所述第一电源电压信号端的控制下，对所述第一输出信号端和所述第二输出信号端复位。

在一些实施例中，SRAM存储器的写入子电路还包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管和反相器。

所述第一晶体管的栅极与所述第一使能信号端相耦接，第一极与所述输入信号端相耦接，第二极与所述第三晶体管的第一极相耦接；

所述第二晶体管的栅极与所述第一使能信号端相耦接，第一极与所述反相器的输出端相耦接，第二极与所述第四晶体管的第一极相耦接。

所述第三晶体管的栅极与所述选择信号端相耦接，第二极与所述第一输出信号端相耦接。

所述第四晶体管的栅极与所述选择信号端相耦接，第二极与所述第二输出信号端相耦接。

所述反相器的输入端与所述输入信号端相耦接。

在一些实施例中，在所述写入子电路包括第一电源电压信号端、第一二极管和第二二极管的情况下，所述第一二极管的输入端与所述第一晶体管的第二极相耦接，输出端与所述第一电源电压信号端相耦接；所述第二二极管的输入端与所述第二晶体管的第二极相耦接，输出端与所述第一电源电压信号端相耦接。

在一些实施例中，所述写入子电路包括第五晶体管和第六晶体管。

所述第五晶体管的栅极与所述复位信号端相耦接，第一极与所述第一电源电压信号端相耦接，第二极与所述第一输出信号端相耦接。