[发明专利]代码生成方法、访问存储器芯片的方法、总线接口和存储介质

说明书

本发明实施例提供了一种代码生成方法、访问存储器芯片的方法、总线接口和存储介质。用于访问存储器芯片的程序代码生成方法包括：获取与对存储器芯片的预定访问操作对应的操作时序信息，操作时序信息包括包含多个信号跳转状态信息的信息序列，每个信号跳转状态信息表征信号线保持信号状态的持续时间并包括信号线标识、信号保持状态和持续时间的信息；根据操作时序信息，设置用于执行预定访问操作的操作指令；根据操作指令，生成与预定访问操作对应的程序代码。通过设置嵌套的多个计数器进行叠加计数，实现存储器外设接口总线协议的数据传输，由此大大地简化了存储器芯片的复杂状态机跳转设计，并且降低了总线接口电路的面积。

技术领域

本发明实施例涉及存储器芯片，尤其涉及一种用于访问存储器芯片的程序代码生成方法、通过总线接口访问存储器芯片的方法、总线接口和存储介质。

背景技术

快闪存储器(Flash Memory)总线、i2c(Inter-Integrated Circuit)通信协议总线、i2s(Inter-IC Sound)音频通信协议总线、通用异步收发传输器(UART,UniversalAsynchronous Receiver/Transmitter)接口总线、串行外设接口(SPI,Serial PeripheralInterface)总线等是各类存储器芯片中常用的外设总线。存储器芯片中的很多重要功能，如开机启动、存储、读写芯片内部寄存器、打印芯片内部信息等都离不开这些外设总线。外设总线的控制器电路由于接口速度不会高于系统时钟速度，因此通常会使用系统时钟分频出总线接口的各种信号实现。

现有的这些外设总线控制器的设计，通常按照以下两种方法实现：①状态机和计数器分频器配合实现；②时序组合逻辑实现功能及计数器分频器实现。

对于实现方法①来说，如果总线控制器功能很复杂，状态机的状态和跳转会特别多，使得总线控制器的设计代码过于冗长，使得设计代码的可读性变差。此外，状态机跳转过多，针对性较强，难于适应各类存储器，导致设计代码不易复用。

对于实现方法②来说，通过组合逻辑实现控制器的功能，难于考虑到所有的变数，容易出错，并且电路一旦复杂，时序会变得不好控制，难以阅读。此外，电路设计不直观，在一个时序或者组合逻辑块中可能会设计多种信号，影响验证效率。

发明内容

本发明实施例的目的在于，提供一种通过总线接口访问存储器芯片的技术方案，以简化对存储器芯片进行访问操作的信号跳转状态设计。

根据本发明实施例的一个方面，提供一种用于访问存储器芯片的程序代码生成方法，包括：获取与对存储器芯片的预定访问操作对应的操作时序信息，所述操作时序信息包括包含多个信号跳转状态信息的信息序列，每个所述信号跳转状态信息表征信号线保持信号状态的持续时间并包括信号线标识、信号保持状态和持续时间的信息；根据所述操作时序信息，设置用于执行所述预定访问操作的操作指令，所述操作指令包括用于执行以下操作的操作指令：顺序地生成包括操作时序信息中每个所述信号跳转状态信息的信号线标识和信号保持状态的信号跳转指令的指令序列，设置第一寄存器并将所述第一寄存器赋值为所述信号跳转状态信息的个数，设置第一计数器，所述第一计数器用于在执行所述预定访问操作的指令序列时，根据所述第一寄存器的值，对当前正在执行的信号跳转指令进行计数，设置多个第二寄存器并将多个所述第二寄存器依次赋值为所述多个信号跳转状态信息的持续时间的信息，设置第二计数器，所述第二计数器用于在执行所述预定访问操作的指令序列时，根据所述第一计数器的值对应的第二寄存器的持续时间的信息，对当前正在执行的信号跳转指令对应的信号跳转状态信息的持续时间进行计数，设置第三寄存器，第三寄存器用于在执行所述预定访问操作的指令序列时，记录所述预定访问操作对应的字节数，设置第三计数器，所述第三计数器用于在执行所述预定访问操作的指令序列时，根据所述第三寄存器的值对预定访问操作累计操作的字节数进行计数；根据所述操作指令，生成与所述预定访问操作对应的程序代码。

可选地，所述程序代码为总线接口驱动程序中与所述预定访问操作对应的功能函数。