[发明专利]全方位肖特基接触的沟槽型半导体器件及其制造方法

说明书

本申请的实施例提供了一种全方位肖特基接触的沟槽型半导体器件及其制造方法，该半导体器件包括：第一掺杂类型的半导体本体，其上表面具有多条沟槽；第二掺杂类型的多个注入区域，其被间隔地设置于所述沟槽的底部且延伸至所述半导体本体内；金属层，其与所述半导体本体的上表面、所述沟槽的侧壁和所述沟槽的底壁接触形成肖特基接触。

技术领域

本申请的实施例涉及半导体技术领域，尤其涉及一种全方位肖特基接触的沟槽型半导体器件及其制造方法。

背景技术

与PN二极管相比，SiC肖特基二极管具有更低的开启电压及正向压降，并且无反向恢复电荷，但是反向漏电较大，故而提出了结势垒肖特基二极管(JBS)、混合PiN肖特基二极管(MPS)等结构，将SiC肖特基二极管与PN二极管结合起来。然而肖特基二极管元胞引入PN二极管结构(P+注入区)用于降低相同表面电场下的反偏电流的同时，牺牲了这部分导电通路，也降低了单位面积电流，这就使得肖特基二极管在相同电流规格下需要更大的有源区面积，然而目前由于SiC晶体生长困难，价格高昂，有源区面积的增加将直接导致器件成本大幅度增加。

发明内容

为解决上述背景技术中的问题，本申请的实施例提供了一种全方位肖特基接触的沟槽型半导体器件及其制造方法。

在本申请的第一方面，提供了一种全方位肖特基接触的沟槽型半导体器件，包括：

第一掺杂类型的半导体本体，其上表面具有多条沟槽；

第二掺杂类型的多个注入区域，其被间隔地设置于所述沟槽的底部且延伸至所述半导体本体内；

金属层，其与所述半导体本体的上表面、所述沟槽的侧壁和所述沟槽的底壁接触形成肖特基接触。

在一种可能的实现方式中，所述注入区域的宽度与所述沟槽的宽度相同。

在一种可能的实现方式中，所述注入区域的宽度沿所述沟槽的深度方向逐渐增大。

在一种可能的实现方式中，所述注入区域的宽度大于所述沟槽的宽度。

在一种可能的实现方式中，位于同一所述沟槽内的所述注入区域等间距分布；位于相邻两个沟槽内的相邻两个注入区域交错分布。

在一种可能的实现方式中，所述金属层包括高势垒金属层和低势垒金属层；

所述高势垒金属层与所述沟槽的侧壁和底壁接触形成肖特基接触；

所述低势垒金属层与所述半导体本体的上表面接触形成肖特基接触。

在一种可能的实现方式中，所述半导体本体包括高掺杂浓度的衬底和低掺杂浓度的外延层，所述衬底和所述外延层直接接触。

在一种可能的实现方式中，所述半导体本体包括高掺杂浓度的衬底、低掺杂浓度的第一外延层和高掺杂浓度的第二外延层；

所述衬底和所述第一外延层直接接触，所述第一外延层和所述第二外延层直接接触。

在本申请的第二方面，提供了一种全方位肖特基接触的沟槽型半导体器件的制造方法，包括：

在高浓度第一掺杂类型的衬底上生长低浓度第一掺杂类型的外延层；

在外延层的上表面蚀刻形成多条沟槽；

在沟槽的底部间隔地注入第二掺杂类型的离子形成多个注入区域。

在本申请的第三方面，提供了一种全方位肖特基接触的沟槽型半导体器件的制造方法，包括：

在高浓度第一掺杂类型的衬底上生长低浓度第一掺杂类型的第一外延层；

在第一外延层的表面生长高浓度第一掺杂类型的第二外延层，或在第一外延层的表面注入第一掺杂类型的离子形成第二外延层；