[发明专利]一种基于3D集成芯片的时序同步方法

权利要求书

1.一种基于3D集成芯片的时序同步方法，其特征在于，引入时序同步控制装置与3D集成芯片，3D集成芯片内部包括CCD芯片和CMOS芯片，时序同步包括以下步骤：

利用时序同步控制装置分别产生用于CCD芯片的时序触发脉冲和用于CMOS芯片的时序触发脉冲；

根据用于CCD芯片的时序触发脉冲和用于CMOS芯片的时序触发脉冲，分别启动CCD芯片和CMOS芯片的工作时序；

工作时序启动后，测量CCD芯片和CMOS芯片的时序同步情况，记录时序同步误差；

根据时序同步误差，采用时序同步控制装置，微调CCD芯片时序触发脉冲和CMOS芯片时序触发脉冲的相对位置，进而实现CCD芯片和CMOS芯片的完全时序同步。

2.根据权利要求1所述的一种基于3D集成芯片的时序同步方法，其特征在于，3D集成芯片一帧数据读出的过程包括：

当CCD芯片接收到CCD时序触发脉冲后，发出CCD驱动时序信号，经过固定时序延时td1对当前帧信号进行积分；

积分完成后，产生CCD电荷包信号，将CCD电荷包信号从CCD芯片阵列的第一行向最后一行进行转移，转移完成后CCD芯片产生CCD图像电流信号或者CCD图像电压信号；

将产生的CCD图像电流信号或CCD复位电压信号和CCD图像电压信号发送给CMOS芯片后，CCD芯片开始对下一帧信号进行积分；

当CCD时序触发脉冲经过可调节的时序延时td2后，时序同步控制装置产生CMOS时序触发脉冲；

CMOS芯片接收到CMOS时序触发脉冲后，经过固定时序延时td3，CMOS芯片产生CMOS采样复位时序对接收到的CCD复位电压信号进行同步采样，然后产生CMOS采样信号时序对接收到的CCD图像电流信号或者CCD图像电压信号同步采样；

当前CMOS采样信号时序同步采样后，将采样的信号进行PGA处理，得到PGA处理后的信号；

将PGA处理后的信号进行ADC转换，ADC转换后实现数字输出。

3.根据权利要求1所述的一种基于3D集成芯片的时序同步方法，其特征在于，时序同步控制装置通过调整内部控制寄存器的方式对CCD芯片时序触发脉冲和CMOS芯片时序触发脉冲的相对位置进行左移微调或右移微调，其中采用时序同步控制装置左移微调时序触发脉冲的相对位置，包括：

同步控制装置确定时序同步误差时间值△t，将时序同步误差值转换为时钟周期数N；

同步控制装置根据时钟周期数N微调可调节的时序延时td2的值，使得CMOS时序触发脉冲向左移动△t时间延迟；

CMOS时序触发脉冲向左移动△t时间延迟后，CMOS采样复位时序和CMOS采样信号时序相应地同步向左移动△t时间延迟；

CMOS采样复位时序和CMOS采样信号时序向左移动△t时间延迟后，CCD复位电压信号与CMOS采样复位时序实现完全同步，CCD图像信号与CMOS采样信号时序也实现完全同步。

4.根据权利要求1或3所述的一种基于3D集成芯片的时序同步方法，其特征在于，时序触发脉冲相对位置的调节是以时钟周期作为精度单位，且时钟周期可调。

5.根据权利要求1所述的一种基于3D集成芯片的时序同步方法，其特征在于，CCD芯片器件结构包括TDI和EM架构。

6.根据权利要求1所述的一种基于3D集成芯片的时序同步方法，其特征在于，CCD芯片和CMOS芯片利用3D集成的方式实现互连，最终形成3D集成芯片，3D集成芯片内部的各芯片均设置有时序触发端口和时序测试口，其中：

时序触发端口，用于接受时序同步控制装置所产生的时序触发脉冲；

时序测试口，用于测量CCD芯片内部时序状态和CMOS芯片内部时序状态。

7.根据权利要求6所述的一种基于3D集成芯片的时序同步方法，其特征在于，3D集成方式采用工艺集成或封装方式，工艺集成包括TSV、MCM、SIP、WLP、RDP。

8.根据权利要求1所述的一种基于3D集成芯片的时序同步方法，其特征在于，时序同步控制装置的实现方式采用独立于3D集成芯片的片外控制芯片形式，或者采用集成到3D集成芯片内部作为功能模块的形式。