[发明专利]一种通孔刻蚀方法在审
申请号: | 202111508943.1 | 申请日: | 2021-12-10 |
公开(公告)号: | CN114284205A | 公开(公告)日: | 2022-04-05 |
发明(设计)人: | 马莉娜;姚道州 | 申请(专利权)人: | 华虹半导体(无锡)有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 刘昌荣 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 刻蚀 方法 | ||
1.一种通孔刻蚀方法,其特征在于,包括以下步骤,
步骤S1,提供一复合结构,所述复合结构至少包括一第一材质介质层,及覆盖于所述第一材质介质层上表面的第二材质介质层,所述第二材质介质层中包括一台阶结构,所述台阶结构包括复数级台阶,所述台阶结构包括,
一第一金属层,
一第二金属层,位于所述第一金属层上方,且所述第二金属层的投影覆盖部分所述第一金属层,
一介质层,填充于所述第一金属层及所述第二金属层之间,并覆盖所述第一金属层露出所述第二金属层的部分,以及所述第二金属层的上表面;
步骤S2,提供一掩膜覆盖所述复合结构,并于所述掩膜上打开对应待刻蚀的复数个通孔的窗口;
步骤S3,通过所述掩膜,刻蚀复数个所述通孔;
步骤S4,提供一刻蚀选择比,根据所述刻蚀选择比逐次刻蚀复数个所述通孔,并于每次刻蚀后调整所述刻蚀选择比,降低所述第一材质介质层和/或所述介质层的刻蚀量,以使复数个所述通孔的底部停留在不同的深度。
2.如权利要求1所述的通孔刻蚀方法,其特征在于,所述还包括一一互联层,所述第一材质介质层覆盖于所述互联层上表面。
3.如权利要求1所述的通孔刻蚀方法,其特征在于,所述台阶结构包括层间电容。
4.如权利要求1所述的通孔刻蚀方法,其特征在于,所述步骤S3中,所述通孔包括,
第一类通孔,底部分别停止于所述台阶结构的每一级台阶上,
第二类通孔,底部停止于所述第一材质介质层中。
5.如权利要求1所述的通孔刻蚀方法,其特征在于,所述步骤S4中,每次刻蚀停止于,底部未到达目标位置的通孔中,预定刻蚀深度最浅的通孔的目标位置,上方一预定距离处。
6.如权利要求1所述的通孔刻蚀方法,其特征在于,所述第一材质介质层的材质包括氮化硅或掺氮碳化硅。
7.如权利要求1所述的通孔刻蚀方法,其特征在于,所述第二材质介质层的材质包括氧化硅。
8.如权利要求1所述的通孔刻蚀方法,其特征在于,所述介质层的材质包括氮化硅或掺氮碳化硅。
9.如权利要求1所述的通孔刻蚀方法,其特征在于,所述步骤2中,所述掩膜为光刻胶层。
10.如权利要求1所述的通孔刻蚀方法,其特征在于,还包括一粘附层设置于所述掩膜与所述复合结构上表面之间以提高所述掩膜的附着力。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司,未经华虹半导体(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111508943.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造