[发明专利]基于SOI晶圆的氮化硅波导的制备方法

说明书

本发明提供一种基于SOI晶圆的氮化硅波导的制备方法，包括步骤：1)于SOI晶圆的第一主面沉积隔离介质层；2)采用低压化学气相沉积工艺于沉积隔离介质层上和SOI晶圆的第二主面分别形成第一氮化硅层和第二氮化硅层；3)刻蚀第二氮化硅层，以至少去除第二氮化硅层的部分厚度；4)采用等离子体增强化学气相沉积工艺于SOI晶圆的第二主面沉积高应力氮化硅层；5)刻蚀第一氮化硅层，以形成氮化硅波导，高应力氮化硅层用于在形成氮化硅波导时使氮化硅波导达到应力平衡。本发明不仅解决了氮化硅波导应力不平衡的问题而且还保护了晶圆正面的器件，可广泛应用于硅光子技术中。

技术领域

本发明属于光电领域，特别是涉及一种基于SOI晶圆的氮化硅波导的制备方法。

背景技术

微电子技术按照“摩尔定律”飞速发展已有五十几年了，但随着器件的特征尺寸减小到十几个纳米以下，微电子产业能否再依照“摩尔定律”前进已面临挑战。器件的速度、功耗和散热已经成为制约微电子技术发展的瓶颈。另一方面，基于计算机与通信网络化的信息技术也希望其功能器件和系统具有更快的处理速度、更大的数据存储容量和更高的传输速率。仅仅利用电子作为信息载体的硅集成电路技术已经难以满足上述要求。因此，应用“硅基光电子技术”，将微电子和光电子在硅基平台上结合起来，充分发挥微电子先进成熟的工艺技术，大规模集成带来的低廉价格，以及光子器件与系统所特有的极高带宽、超快传输速率、高抗干扰性等优势，已经成为了信息技术发展的必然和业界的普遍共识。

在一些硅光电子技术中，需要形成氮化硅(SIN)波导，而在形成氮化硅波导的工艺中会遇到应力不平衡的问题，如果解决不好后续的工艺很难进行下去，而且对于不同厚度以及多层的氮化硅波导，应力问题更为突出。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于SOI晶圆的氮化硅波导的制备方法，用于解决现有技术中氮化硅波导的工艺中因应力不平衡的问题而降低氮化硅波导质量的问题。

为实现上述目的及其他相关目的，本发明提供一种基于SOI晶圆的氮化硅波导的制备方法，所述制备方法包括：1)提供一SOI晶圆，所述SOI晶圆包括相对的第一主面和第二主面，于所述SOI晶圆的第一主面沉积隔离介质层；2)采用低压化学气相沉积工艺于所述沉积隔离介质层上和所述SOI晶圆的第二主面分别形成第一氮化硅层和第二氮化硅层；3)刻蚀所述第二氮化硅层，以至少去除所述第二氮化硅层的部分厚度；4)采用等离子体增强化学气相沉积工艺于所述SOI晶圆的第二主面沉积高应力氮化硅层；5)刻蚀所述第一氮化硅层，以形成氮化硅波导，所述高应力氮化硅层用于在形成所述氮化硅波导时使所述氮化硅波导达到应力平衡。

可选地，还包括步骤：6)于所述氮化硅波导上形成隔离介质层，采用低压化学气相沉积工艺于所述沉积隔离介质层上及所述高应力氮化硅层上分别沉积第三氮化硅层和第四氮化硅层；7)刻蚀所述第四氮化硅层和高应力氮化硅层，以至少去除所述第四氮化硅层与所述高应力氮化硅层所组成的叠层的部分厚度；8)采用等离子体增强化学气相沉积工艺于所述SOI晶圆的第二主面沉积高应力氮化硅层；9)刻蚀所述第三氮化硅层，以形成氮化硅波导；10)重复进行步骤6～步骤9)，以形成层叠排布的多层氮化硅波导。

可选地，所述隔离介质层包括二氧化硅、多晶硅和非晶硅中的一种。

可选地，步骤2)沉积在隔离介质层上的所述第一氮化硅层的厚度为400纳米～1000纳米。

可选地，步骤3)刻蚀所述第二氮化硅层包括干法刻蚀及湿法刻蚀中的一种。

可选地，步骤3)刻蚀所述第二氮化硅层，以去除所述第二氮化硅层的部分厚度或去除第二氮化硅层的全部厚度，所述部分厚度为所述第二氮化硅层总厚度的50％～100％。