[发明专利]一种存储装置、数据存储方法及相关设备

权利要求书

1.一种存储装置，其特征在于，包括：控制逻辑、寄存器组和循环缓冲区；所述寄存器组包括一个或多个配置寄存器；所述存储装置与主机设备耦合；

所述控制逻辑，用于：

接收所述主机设备发送的读数据指令，所述读数据指令包括待读取的目标数据的大小信息；

根据所述待读取的目标数据的大小信息和所述寄存器组中的至少一个配置寄存器的值，确定在所述循环缓冲区中所述目标数据对应的一个或多个目标地址；其中，当所述至少一个配置寄存器的值满足预设条件时，所述循环缓冲区中的部分或全部已读地址处于可读状态，所述已读地址为所存储的数据被至少读取过一次的地址；

控制从所述循环缓冲区的所述一个或多个目标地址读取所述目标数据。

2.根据权利要求1所述的存储装置，其特征在于，所述至少一个配置寄存器包括滑窗寄存器和读指针寄存器；所述滑窗寄存器的值为滑窗值，所述读指针寄存器的值为读指针值；所述目标数据的大小信息包括所述待读取的单个数据大小、读取间隔以及总数据大小中的一种或多种；所述控制逻辑，具体用于：

当所述读指针值与所述滑窗值不同时，将所述读指针值更新为所述滑窗值；

基于更新后的所述读指针值和所述目标数据的大小信息，确定在所述循环缓冲区中所述目标数据对应的一个或多个目标地址。

3.根据权利要求1或2所述的存储装置，其特征在于，所述至少一个配置寄存器包括模式寄存器；所述预设条件包括所述模式寄存器的值用于指示非阻塞模式；

其中，在所述非阻塞模式下，所述循环缓冲区中的所述已读地址均处于可读状态。

4.根据权利要求3所述的存储装置，其特征在于，

在所述非阻塞模式下，所述循环缓冲区中的暂未被写入数据的地址处于可读状态。

5.根据权利要求3所述的存储装置，其特征在于，

在所述非阻塞模式下，所述循环缓冲区中的已经被写入数据但还未被读取过的地址处于可写状态。

6.根据权利要求1或2所述的存储装置，其特征在于，所述至少一个配置寄存器包括模式寄存器和滑窗寄存器；所述预设条件包括所述模式寄存器的值用于指示阻塞模式、且所述滑窗寄存器的值指向所述循环缓冲区中的目标已读地址，所述目标已读地址为所述循环缓冲区中的其中一个所述已读地址；

其中，在所述阻塞模式下，所述循环缓冲区中从所述目标已读地址开始至写操作的地址之间的地址均处于可读状态。

7.根据权利要求6所述的存储装置，其特征在于，

在所述阻塞模式下，所述循环缓冲区中的暂未被写入数据的地址处于不可读状态。

8.根据权利要求6所述的存储装置，其特征在于，

在所述阻塞模式下，所述循环缓冲区中的已经被写入数据但还未被读取过的地址处于不可写状态。

9.根据权利要求1所述的存储装置，其特征在于，所述控制逻辑，还用于：

检测所述循环缓冲区中有效数据的数量；

当所述有效数据的数量达到或超过高水位阈值时，生成上溢标志位并向所述主机设备发送所述上溢标志位。

10.根据权利要求9所述的存储装置，其特征在于，所述控制逻辑，还用于：

当所述有效数据的数量少于低水位阈值时，生成下溢标志位并向所述主机设备发送所述下溢标志位。

11.根据权利要求1或2所述的存储装置，其特征在于，所述主机设备包括处理器CPU、处理器核和直接存储器访问DMA中的一种或多种。

12.根据权利要求1或2所述的存储装置，其特征在于，所述主机设备包括处理器CPU；所述控制逻辑，还用于：

接收所述CPU发送的初始化配置指令，所述初始化配置指令包括所述循环缓冲区的初始地址、所述循环缓冲区的长度；

响应于所述初始化配置指令，配置所述循环缓冲区。