[发明专利]微电子装置测试以及相关装置、系统和方法

说明书

本文中描述微电子装置测试以及相关方法、装置和系统。装置可包含存储器阵列，所述存储器阵列包含某一数目的行和某一数目的列。所述存储器装置可进一步包含耦合到所述存储器阵列的电路。所述电路可经配置以对所述数目的行中的每一行执行测试操作以检测：所述数目的行中的第一行的第一失效；以及与所述数目的行的行集合相关联的额外失效集合。所述电路还可经配置以确定所述行集合是否邻近于所述第一行。此外，响应于确定所述行集合邻近于所述第一行，所述电路可经配置以产生指示所述数目的列中的列的失效的信号。

优先权要求

本申请要求2021年2月26日提交的题为“微电子装置测试以及相关装置、系统和方法(MICROELECTRONIC DEVICE TESTING,AND RELATED DEVICES,SYSTEMS,AND METHODS)”的第17/249,306号美国专利申请的申请日的权益。

技术领域

本公开的实施例涉及微电子装置测试。更具体地，本公开的各种实施例涉及经由内部测试操作测试微电子装置，以及相关方法、装置和系统。

背景技术

存储器装置通常作为计算机或其它电子系统中的内部基于半导体的集成电路来提供。存在许多不同类型的存储器，包含例如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、双数据速率存储器(DDR)、低功率双数据速率存储器(LPDDR)、相变存储器(PCM)和快闪存储器。

存储器装置通常包含能够保持表示数据位的电荷的许多存储器单元。通常，这些存储器单元布置成存储器阵列。可通过经由相关联字线驱动器选择性地激活存储器单元来将数据写入到存储器单元或从存储器单元检索数据。

发明内容

本公开的一或多个实施例包含一种装置。所述装置可包含存储器阵列，所述存储器阵列包含某一数目的行和某一数目的列。所述存储器装置可进一步包含耦合到所述存储器阵列的电路。所述电路可经配置以对所述数目的行中的每一行执行测试操作以检测：所述数目的行中的第一行的第一失效；以及与所述数目的行的行集合相关联的额外失效集合。所述电路还可经配置以确定所述行集合是否邻近于所述第一行。此外，响应于确定所述行集合邻近于所述第一行，所述电路可经配置以产生指示所述数目的列中的列的失效的信号。

本公开的其它实施例包含一种方法。所述方法可包含检测与存储器阵列的某一数目的行中的第一行相关联的第一失效。所述方法还可包含检测与所述数目的行的行集合相关联的额外失效集合；确定所述行集合是否邻近于第一行。此外，所述方法可包含响应于确定所述行集合邻近于第一行，产生指示列失效的信号。

本公开的额外实施例包含一种电子系统。所述电子系统可包含至少一个输入装置、至少一个输出装置、以可操作方式耦合到所述输入装置和所述输出装置的至少一个处理器装置以及以可操作方式耦合到所述至少一个处理器装置的至少一个存储器系统。所述存储器系统可包含存储器装置。所述存储器装置可包含存储器阵列，和耦合到存储器阵列的测试电路。测试电路可经配置以检测第一失效行地址且检测至少两个额外失效行地址的集合。此外，测试电路可经配置以确定至少两个额外失效行地址的集合是否邻近于第一失效行地址。测试电路还可经配置以响应于确定至少两个额外失效行地址的集合邻近于第一失效行地址而产生指示列失效的信号。

附图说明

图1是根据本公开的各种实施例的实例存储器装置的功能框图。

图2是可用以在测试操作中检测和存储行地址的实例流程。

图3是根据本公开的各种实施例的可用以在测试操作中检测和存储行地址且处理邻接信息的另一实例流程。

图4A描绘根据本公开的各种实施例的包含某一数目的行和列且描绘某一数目的失效的实例阵列。