[发明专利]一种基于FPGA的数据传输系统

说明书

本发明公开了一种基于FPGA的数据传输系统，其特征在于：包括主机端和FPGA端；所述FPGA端包括：CMAC模块、TCP/IP模块和用户自定义加速模块；IP模块用于接收网络数据包转发至对应的上层模块并将来自上层模块的数据校验封装后发送给以太网模块；TOE模块包括通用TOE模块和镜像TOE模块，所述通用TOE模块发送和接收TCP数据，并完成TCP拥塞控制；所述镜像TOE模块用于对交换机镜像端口开发完成TCP数据的接收和重排；用户自定义加速模块，用于部署数据加速程序硬件，处理接收到的数据，将处理完的数据发送至TCP/IP模块或主机端。本发明实现主机内存、全局内存和网络通信之间的低延迟数据传输及计算。

技术领域

本发明涉及通信技术领域，具体涉及一种基于FPGA的数据传输系统。

背景技术

目前，网络传输速率增速远超CPU的算力增速，同时，CPU适合对串行的复杂的指令操作进行处理，对大量并行固定模式的计算并不适合。传统的以软件方式处理网络协议的主机资源消耗逐年提高，软件方式的TCP/IP，吞吐率低，更重要的是延迟高，延迟不稳定，不能满足一些对网络延迟有要求的应用场景。

随着市场规模不断扩大，各种应用场景层出不穷，单一加速芯片设计已经难以满足复杂多样性的加速需求。FPGA(Field Programmable Gate Array)凭借其可重构、高并行、低延时等特点成为数据中心的首选可编程硬件，如在微软的ConfigurableCloud、亚马逊的AQUA^[3]等数据中心项目中，均选择FPGA作为CPU的协处理器。

Eskandari等人提出一种基于SDAccel开发的系统，使用HLS分别实现了10GbpsTCP协议和IP协议的功能，并将HLS内核映射到不同的FPGA上。但是针对特定场景，如在高频金融交易场景下，由于交易所权限限制等因素，数据需要从交换机的镜像端口获得，传统的TCP握手连接难以建立，同时将完整的TCP/IP协议进行FPGA卸载会产生冗余操作，造成信息的滞后性，这在实时性要求极高的金融交易中是难以忍受的。此外，金融交易受经济、政治等因素影响，需要频繁调整策略，修正参数，对FPGA的可重构性有很高的期望。传统的FPGA开发方式已经无法完美适应该通信场景，且传统FPGA开发方式开发周期长，对上层开发人员不友好，而最新的Vitis FPGA开发框架下缺乏对网络功能的支持。

发明内容

本发明的目的是提供一种基于FPGA的数据传输系统，实现主机内存、全局内存和网络通信之间的低延迟数据传输及计算。

为了解决上述技术问题，本发明提供了一种基于FPGA的数据传输系统，包括主机端和FPGA端；

所述FPGA端包括：

CMAC模块，包括以太网模块，用于接收和发送网络数据包；

TCP/IP模块，包括IP模块和上层协议模块，所述IP模块用于接收网络数据包转发至对应的上层模块并将来自上层模块的数据校验封装后发送给以太网模块；所述上层协议模块包括TOE模块，所述TOE模块包括通用TOE模块和镜像TOE模块，所述通用TOE模块发送和接收TCP数据，并完成TCP拥塞控制；所述镜像TOE模块用于对交换机镜像端口开发完成TCP数据的接收和重排，并将解析出的TCP数据传输给用户自定义加速模块；

用户自定义加速模块，用于部署数据加速程序硬件，处理接收到的数据，将处理完的数据发送至TCP/IP模块或主机端；

其中，所述CMAC模块、TCP/IP模块和用户自定义加速模块之间采用AXI4-Stream接口进行数据交互；

所述主机端用于数据的读写、内存分配以及与所述FPGA之间的调度与管理。

作为本发明的进一步改进，所述以太网模块为10G/25G以太网模块，所述以太网模块在每个FPGA端单独配置；所述以太网模块通过GT引脚连接网络接口，与外部网络进行数据交互。