[发明专利]一种具有串扰抑制的谐振门极驱动电路及其驱动方法

说明书

本发明公开了一种具有串扰抑制的谐振门极驱动电路及其驱动方法，驱动电路包括产生符合驱动电路时序的脉宽调制波的数字控制器电路和为驱动电路中各用电电路供电的电源电路，以及用于抑制SiC器件桥臂串扰的串扰抑制电路和用于提供SiC器件关断时所需的负压产生电路；数字控制器电路的信号输出端接有数字隔离电路，数字隔离电路的信号输出端接有放大电路，放大电路与SiC器件之间连接有用于对SiC器件门极电容进行充放电的谐振电路。本发明设计合理，实现方便，能够有效应用在SiC器件的高频驱动中，结合谐振驱动和串扰抑制的驱动方法，能够有效降低功率损耗，同时有效抑制桥臂串扰，驱动可靠性高，效果显著，便于推广。

技术领域

本发明属于驱动电路技术领域，具体涉及一种具有串扰抑制的谐振门极驱动电路及其驱动方法。

背景技术

硅基功率半导体器件门极采用串联电阻限制充放电回路中的电流，电路阻抗较大，且工作频率越高损耗越大；回路中的寄生电感和电容容易产生振荡，通过增加电阻值的方法可以抑制振荡，但会降低开关速度。SiC MOSFET的工作频率远高于Si器件的工作频率，且具有导通电阻小、寄生参数小、耐高温和耐高压等特点，传统门极驱动(ConventionalGate Drive,CGD)电路已不再适用于SiC MOSFET高频驱动电路。因此，谐振门极驱动(Resonant Gate Drive,RGD)电路被提出，但多数聚焦于功率损耗的降低，而忽略了桥臂串扰问题。

现有技术中，主要从四个方面抑制串扰：(1)采用电感元件减小驱动回路阻抗；(2)门极采用负压关断；(3)电路中增加有源密勒钳位电路；(4)采用开尔文封装，减小寄生参数。但在高频应用中，SiC MOSFET器件高频工作时驱动损耗大、易受寄生参数干扰、桥臂串扰导致器件误导通，现有技术中的电路还不能完全满足驱动要求。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种具有串扰抑制的谐振门极驱动电路，其电路结构简单，设计合理，实现方便，能够有效应用在高频驱动中，结合谐振驱动和串扰抑制的驱动方法，实现谐振门极驱动，能够有效降低功率损耗，同时有效抑制桥臂串扰，驱动可靠性高，效果显著，便于推广。

为解决上述技术问题，本发明采用的技术方案是：一种具有串扰抑制的谐振门极驱动电路，包括产生符合所述驱动电路时序的脉宽调制波的数字控制器电路和为所述驱动电路中各用电电路供电的电源电路，以及用于抑制SiC器件桥臂串扰的串扰抑制电路和用于提供SiC器件关断时所需的负压产生电路；所述数字控制器电路的信号输出端接有数字隔离电路，所述数字隔离电路的信号输出端接有放大电路，所述放大电路与SiC器件之间连接有用于对SiC器件门极电容进行充放电的谐振电路，所述串扰抑制电路和负压产生电路均与谐振电路连接。

上述的一种具有串扰抑制的谐振门极驱动电路，所述数字控制器电路包括用于输入驱动时序信号的接线端口P1，所述接线端口P1的第1引脚与电源电路的3.3V电压输出端连接，所述接线端口P1的第2引脚为所述数字控制器电路的PWM1驱动时序信号连接端，所述接线端口P1的第3引脚为所述数字控制器电路的PWM2驱动时序信号连接端，所述接线端口P1的第4引脚为所述数字控制器电路的PWM3驱动时序信号连接端，所述接线端口P1的第5引脚接地。