[发明专利]一种数据处理方法、装置及介质

说明书

本申请公开了一种数据处理方法、装置及介质，包括：第一目标FPGA加速卡获取与自身连接的目标主机发送的计算开始命令，对待处理数据进行计算，得到中间结果数据，根据自身的配置信息将中间结果数据、下一步计算类型信息发送至下一个FPGA加速卡，下一个FPGA加速卡对中间结果数据进行计算，得到新中间结果数据，将新中间结果数据以及下一步计算类型信息发送至下一个FPGA加速卡，直到最后一个参与计算的第二目标FPGA加速卡计算完成，得到最终结果数据；通过第二目标FPGA加速卡将最终结果数据返回至目标主机，以完成针对待处理数据的分布式计算。能够降低多块FPGA加速卡进行分布式计算时的计算延迟，从而提升计算效率。

技术领域

本申请涉及FPGA云平台技术领域，特别涉及一种数据处理方法、装置及介质。

背景技术

随着FPGA(即Field Programmable Gate Array，现场可编程与门阵列)处理能力的不断增强，越来越多的数据中心开始使用FPGA进行加速，以提高计算能力和灵活性。为了管理这些数量和种类越来越多的FPGA加速卡，FPGA云平台应用而生，以期解决当前FPGA加速卡部署、维护和管理难的问题。

目前，在云平台的管理下，由于单块FPGA加速卡逻辑资源有限，在复杂的计算任务通过一块FPGA加速卡无法实现时，需要将复杂的计算任务分为多个计算步骤，每个步骤分配给一块FPGA加速卡计算，多个FPGA加速卡按顺序计算完成后，返回主机最终结果。其中，多块FPGA加速卡间的数据传输和计算步骤之间的切换都由主机运行的软件完成，这样，多卡的分布式计算相对于单卡计算延迟会很大，计算效率低。

发明内容

有鉴于此，本申请的目的在于提供一种数据处理方法、装置及介质，能够降低多块FPGA加速卡进行分布式计算时的计算延迟，从而提升计算效率。其具体方案如下：

第一方面，本申请公开了一种数据处理方法，包括：

当第一目标FPGA加速卡获取到与自身连接的目标主机发送的计算开始命令，则对待处理数据进行计算，得到中间结果数据；

通过所述第一目标FPGA加速卡根据自身的配置信息将所述中间结果数据以及下一步计算的计算类型信息发送至下一个FPGA加速卡，以便下一个FPGA加速卡对所述中间结果数据进行计算，得到新的中间结果数据，并根据自身的配置信息将所述新的中间结果数据以及下一步计算的计算类型信息发送至下一个FPGA加速卡，直到最后一个参与计算的第二目标FPGA加速卡计算完成，得到最终结果数据；

通过所述第二目标FPGA加速卡将所述最终结果数据返回至所述第一目标FPGA加速卡；

通过第一目标FPGA加速卡将所述最终结果数据发送至所述目标主机，以完成针对所述待处理数据的分布式计算。

可选的，在第一目标FPGA加速卡获取到与自身连接的目标主机发送的计算开始命令之前，还包括：

通过所述目标主机获取参与计算的全部FPGA加速卡的配置信息，并将所述第一目标FPGA加速卡对应的配置信息配置至所述第一目标FPGA加速卡；

通过所述目标主机与其他主机通信，分别向所述其他主机发送所述其他主机各自对应的配置信息，以便所述其他主机将相应的配置信息配置至与自身连接的FPGA加速卡；

其中，所述全部FPGA加速卡中的非第二目标FPGA加速卡的配置信息均包括预设地址映射关系、下一个参与计算的FPGA加速卡的网络地址信息、下一步计算的计算类型信息，并且，所述预设地址映射关系为中间结果数据在自身的内存存储物理地址范围以及下一个参与计算的FPGA加速卡的内存存储物理地址范围之间的映射关系；所述第二目标FPGA加速卡的配置信息包括所述第一目标FPGA加速卡的网络地址信息，最终结果数据在自身的内存存储物理地址范围以及在所述目标主机的内存存储物理地址。