[发明专利]采样锁相环电路、方法、时钟发生器及电子设备

说明书

一种采样锁相环电路、方法、时钟发生器及电子设备，电路包括控制模块，用于获取所述采样锁相环电路输出的反馈时钟信号，根据所述反馈时钟信号输出反馈信号，并控制所述反馈信号与一恒定的量之间满足预设关系；采样锁相模块，与所述控制模块连接，用于根据参考时钟信号将满足所述预设关系的反馈信号进行相位锁定。通过控制模块控制采样锁相环电路输出的反馈信号与恒定的量满足预设关系，使得采样锁相环电路的带宽保持基本恒定并且不随环境PVT的变化而变化，从而降低了环境变化对SPLL的环路带宽的影响，有效提高了SPLL的稳定性和环境适应性，提高了SPLL的相位噪声和抖动性能。

技术领域

本申请涉及电子技术领域，具体涉及一种采样锁相环电路、方法、时钟发生器及电子设备。

背景技术

锁相环时钟发生器是信号处理领域，尤其是时钟信号处理领域一个十分重要的模块，基于锁相环时钟发生器的时钟芯片被广泛应用在通信行业、数据中心行业、汽车行业和消费电子行业等。另外，锁相环时钟发生器也作为一个关键的模块，被集成于诸如模数转换器、串行收发机、射频收发机、控制器等集成电路系统中。

锁相环时钟发生器产生的时钟信号质量，即时钟信号的相位噪声性能或抖动性能是非常关键的性能。采样锁相环是锁相环时钟发生器常用的一种电路，但是采样锁相环的带宽对环境比较敏感，降低了电路的相位噪声性能或抖动性能。

发明内容

鉴于此，本申请提供一种采样锁相环电路、方法、时钟发生器及电子设备，以解决现有的采样锁相环的带宽对环境比较敏感，降低了电路的相位噪声性能或抖动性能的问题。

本申请提供的一种采样锁相环电路，包括：控制模块，用于获取所述采样锁相环电路输出的反馈时钟信号，根据所述反馈时钟信号输出反馈信号，并控制所述反馈信号与一模块后与一恒定的量之间满足预设关系；采样锁相模块，与所述控制模块连接，用于根据参考时钟信号将满足所述预设关系的反馈信号进行相位锁定。

可选的，所述控制模块包括电流调节单元和增益控制单元；所述电流调节单元，与所述采样锁相模块连接，用于获取所述反馈时钟信号，并根据控制信号调整所述反馈时钟信号的电流以输出所述反馈信号；所述增益控制单元，与所述电流调节单元连接，用于采样所述反馈信号的电压，并与所述恒定的量进行比较，根据所述比较结果输出所述控制信号至所述电流调节单元以实现所述反馈信号与所述恒定的量满足所述预设关系。

可选的，所述恒定的量为恒定电压或恒定电流；所述预设关系包括以下中任意一种：所述反馈信号与所述恒定电压或所述恒定电流相等、所述反馈信号与所述恒定电压或所述恒定电流的差值为固定值和所述反馈信号与所述恒定电压或所述恒定电流成固定比例关系。

可选的，当所述恒定的量为恒定电压时；所述比较结果包括第一比较结果和第二比较结果；所述控制信号包括第一控制信号和第二控制信号；所述增益控制单元包括采样子单元、比较器和控制器；所述采样子单元，与所述电流调节单元连接，用于采样所述反馈信号的电流，并转换成采样电压；所述比较器，第一输入端与所述采样子单元连接以获取所述采样电压，第二输入端连接所述恒定电压，用于将所述采样电压与所述恒定电压进行比较，并在所述采样电压大于所述恒定电压时输出所述第一比较结果，在所述采样电压小于所述恒定电压时输出所述第二比较结果；所述控制器，与所述比较器连接，用于根据所述第一比较结果输出第一控制信号，根据所述第二比较结果输出第二控制信号，所述第一控制信号用于控制所述电流调节单元降低所述反馈时钟信号的电流，所述第二控制信号用于控制所述电流调节单元升高所述反馈时钟信号的电流以使得所述反馈信号与所述恒定电压满足所述预设关系。

可选的，所述采样子单元包括第一采样鉴相器和电压电流转换增益器件；所述第一采样鉴相器用于采样所述反馈信号的电压；所述电压电流转换增益器件，与所述第一采样鉴相器连接，用于将采样的反馈信号的电压转换成电流，并与内置的电阻相乘以生成所述采样电压。