[发明专利]静态随机存取存储器的布局图案

说明书

一种静态随机存取存储器(static random‑access memory，SRAM)的布局图案，包含基底、PL1(第一上拉晶体管)、PD1(第一下拉晶体管)、PL2(第二上拉晶体管)及PD2(第二下拉晶体管)位于基底上，另包含PG1A(第一存取晶体管)、PB1B(第二存取晶体管)、PG2A(第三存取晶体管)及PG2B(第四存取晶体管)，PG1A与PG1B包含相同的第一鳍状结构，PG2A与PG2B包含相同的第二鳍状结构，第一局部互连层位于PG1A与PG1B之间，且位于PL1与PD1所包含的鳍状结构上，及第二局部互连层位于PG2A与PG2B之间，且位于PL2与PD2所包含的鳍状结构上。

技术领域

本发明涉及一种静态随机存取存储器(static random access memory，SRAM)，尤其是涉及一种具有增加良率和提升读取速度的静态随机存取存储器(SRAM)的布局图案。

背景技术

在一嵌入式静态随机存取存储器(embedded static random access memory,embedded SRAM)中，包含有逻辑电路(logic circuit)和与逻辑电路连接的静态随机存取存储器。静态随机存取存储器本身属于一种挥发性(volatile)的存储单元(memory cell)，亦即当供给静态随机存取存储器的电力消失之后，所存储的数据会同时抹除。静态随机存取存储器存储数据的方式是利用存储单元内晶体管的导电状态来达成，静态随机存取存储器的设计是采用互耦合晶体管为基础，没有电容器放电的问题，不需要不断充电以保持数据不流失，也就是不需作存储器更新的动作，这与同属挥发性存储器的动态随机存取存储器(Dynamic Random Access Memory,DRAM)利用电容器带电状态存储数据的方式并不相同。静态随机存取存储器的存取速度相当快，因此有在计算机系统中当作快取存储器(cache memory)等的应用。

然而随着制作工艺线宽与曝光间距的缩减，现今SRAM元件的制作难以利用现有的架构曝出所要的图案。因此如何改良现有SRAM元件的架构来提升曝光的品质即为现今一重要课题。

发明内容

本发明提供一种静态随机存取存储器(static random-access memory，SRAM)的布局图案，包含一基底，一第一反相器包含有一PL1(第一上拉晶体管)以及一PD1(第一下拉晶体管)位于该基底上，一第二反相器包含有一PL2(第二上拉晶体管)以及一PD2(第二下拉晶体管)位于该基底上，其中该第一反相器与该第二反相器互相耦合，一PG1A(第一存取晶体管)及一PG1B(第二存取晶体管)与该第一反相器输出端连接，一PG2A(第三存取晶体管)以及一PG2B(第四存取晶体管)与该第二反相器输出端连接，其中该PG1A的一栅极与该PG2A的一栅极连接至一第一字符线，该PG1B的一栅极与该PG2B的一栅极连接至一第二字符线，多个晶体管，包含该PL1、该PD1、该PL2、该PD2、该PG1A、该PG1B、该PG2A以及该PG2B，各该晶体管都包含有一栅极结构跨越至少一鳍状结构，其中该PG1A与该PG1B包含有一相同的第一鳍状结构，该PG2A与该PG2B包含有一相同的第二鳍状结构，一第一局部互连层，位于该PG1A与该PG1B之间，位于该PG1A与该PG1B所包含的该第一鳍状结构上，且位于该PL1与该PD1所包含的该鳍状结构上，其中该第一局部互连层是一个一体成型结构，以及一第二局部互连层，位于该PG2A与该PG2B之间，位于该PG2A与该PG2B所包含的该第二鳍状结构上，且位于该PL2与该PD2所包含的该鳍状结构上，其中该第二局部互连层是一个一体成型结构。