[发明专利]一种适用于PAM4信号的高速突发模式时钟数据恢复电路

说明书

本发明公开了一种适用于PAM4信号的高速突发模式时钟数据恢复电路，包括：采样判决电路、鉴相电路、多数表决电路、过采样逻辑单元、数字相位控制模块、数字环路滤波器、正交时钟产生电路和相位合成模块；过采样逻辑单元控制环路锁定模式在过采样模式和鉴相锁定模式之间的切换，对PAM4数据信号量化结果进行过采样并输出控制信号。本发明由于增加了过采样锁定环路，对起始编码序列快速采样，确定大致的时钟相位，配合二进制鉴相器锁定环路具有较小带宽的锁定机制，实现了低抖动接收。本发明在过采样模式下的采样单元将复用原本用于进行边缘采样的采样器以及PAM4解码的部分采样器，无需额外的采样电路，在实现环路快速锁定的同时降低了系统功耗。

技术领域

本发明属于光通信和集成电路领域，更具体地，涉及一种适用于PAM4信号的高速突发模式时钟数据恢复电路。

背景技术

时钟数据恢复电路(clock and data recovery，简称CDR)在串行通信系统中扮演着至关重要的作用。在高速串行通信系统中，信道上仅传输串行数据，并不传送时钟信号，数据接收端接收数据信号并进行时钟恢复。时钟数据恢复电路作用即是根据参考时钟，把时钟从数据信号中提取出来，然后将恢复时钟用于对接收数据进行重定时，得到符合规范的数据接收结果。

PAM4信号的使用提高了数据速率，并且接收机对解码后的三路数据信号进行同时鉴相，提高了鉴相密度。如图1所示，现有技术的PAM4 CDR多采用Bang Bang鉴相器(简称BBPD)和数字环路滤波器构成，如Changzhi Yu等人在2020年发表在期刊IEEE Journal ofSolid-State Circuits中的架构。然而，为了降低恢复时钟信号的抖动，通常需要将环路带宽设置很小以满足通信标准需求，这使得系统稳定需要经过很长的时间。然而在突发模式的PAM4 CDR中，需要实现快速环路跟踪响应。

在非归零码(None-Return-to-Zero)NRZ数据格式下，实现突发模式接收一种比较常用的方法为Gated-VCO，将输入信号经过逻辑门注入进振荡器中，实现快速锁定。另一个常见方法为Time-to-Digital Converter，将相位误差转化为数字信号，并进行快速相位锁定。这两种方法中需要使用逻辑门进行数字运算，因此仅适用于NRZ格式。一种实现快速环路跟踪响应的方法是采用过采样模式。然而对于高速突发模式下的PAM4数据恢复，需要高速的较高分辨率的ADC单元，这使电路设计的复杂度升高并且提高了电路功耗。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种适用于PAM4信号的高速突发模式时钟数据恢复电路及接收机，旨在解决现有技术中使用过采样模式下引入ADC后电路导致复杂度和功耗大幅度增加的问题。