[发明专利]Nand flash存储器的数字验证方法及系统在审
| 申请号: | 202111385172.1 | 申请日: | 2021-11-22 |
| 公开(公告)号: | CN114242153A | 公开(公告)日: | 2022-03-25 |
| 发明(设计)人: | 田淼 | 申请(专利权)人: | 四川和芯微电子股份有限公司 |
| 主分类号: | G11C29/36 | 分类号: | G11C29/36 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 610041 四川省成都市高新区*** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | nand flash 存储器 数字 验证 方法 系统 | ||
1.一种Nand flash存储器的数字验证方法,其特征在于,包括如下步骤:
a.检测Nand flash存储器总线上的数据信息,计算并记录所述数据的长度和位置;
b.随机生成不同的数据错误位置,对错误位置进行记录并排序;
c.根据记录的错误位置对Nand flash存储器内的数据进行造错;
d.对造错后的数据的位置进行标志。
2.如权利要求1所述的Nand flash存储器的数字验证方法,其特征在于,在所述步骤a之前还包括步骤:预设复现造错模式与固定长度模式。
3.如权利要求2所述的Nand flash存储器的数字验证方法,其特征在于,所述复现造错模式为,通过比对测试用例根目录下读取的原始数据文件和出错后的数据而得出数据造错的位置;所述固定长度模式为,输入一固定长度作为所述数据信息的长度。
4.如权利要求1所述的Nand flash存储器的数字验证方法,其特征在于,当检测到总线上命令为写命令时,记录数据的长度并累加,直到接收到读命令,且累加完成的数据长度为写flash存储器中的总数据长度。
5.如权利要求4所述的Nand flash存储器的数字验证方法,其特征在于,给定的纠错算法的最大纠错能力确定造错数据的个数。
6.如权利要求4所述的Nand flash存储器的数字验证方法,其特征在于,所述错误位置包括所述步骤b中随机生成的错误位置与测试案例中的固定错误位置。
7.如权利要求4所述的Nand flash存储器的数字验证方法,其特征在于,在所述步骤d中,产生第一标志信号与第二标志信号,所述第一标志信号在对应错误数据位置将电平变为高电平,所述错误数据由二进制编码构成,而所述第二标志信号将所述二进制编码的错误位置的电平变为高电平。
8.一种Nand flash存储器的数字验证系统,其特征在于,包括排序模块、造错模块及标志模块;所述排序模块随机生成数据错误位置,并对所述错误位置进行记录与排序;所述造错模块计算数据的长度并对数据进行造错;所述标志模块根据数据造错的位置,对错误数据进行标志并产生标志信号。
9.如权利要求8所述的Nand flash存储器的数字验证系统,其特征在于,在所述排序模块中设置有不造错能使端与造错使能端,当打开不造错能使端时,输入所述Nand flash存储器的数据不会被造错,当打开造错使能端时,输入所述Nand flash存储器的数据将会被造错。
10.如权利要求8所述的Nand flash存储器的数字验证系统,其特征在于,所述造错模块对Nand flash存储器上存储的数据进行位取反操作,以完成造错过程。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于四川和芯微电子股份有限公司,未经四川和芯微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111385172.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:传输参数校准方法和光通讯设备
- 下一篇:一种脚踏车式海水淡化装置





