[发明专利]一种多层打线封装的三维模型识别及构建方法在审
| 申请号: | 202111366138.X | 申请日: | 2021-11-18 |
| 公开(公告)号: | CN114299223A | 公开(公告)日: | 2022-04-08 |
| 发明(设计)人: | 栾志雨 | 申请(专利权)人: | 芯瑞微(上海)电子科技有限公司 |
| 主分类号: | G06T17/00 | 分类号: | G06T17/00;G06F30/20;G06F113/18 |
| 代理公司: | 大连大工智讯专利代理事务所(特殊普通合伙) 21244 | 代理人: | 崔雪 |
| 地址: | 201306 上海*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 多层 封装 三维 模型 识别 构建 方法 | ||
本发明涉及芯片封装技术领域,提供一种多层打线封装的三维模型识别及构建方法,包括:步骤1,构建包含打线封装参数的打线信息文件,其中,所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角、终点倾角、起始层、终止层、起点坐标、终点坐标;步骤2,依次定义每一条高速信号线的打线信息文件;步骤3,根据打线信息文件,进行建模。本发明能够正确识别多层打线的弧高、位置等信息,进而利用这些信息进行三维模型构建。
技术领域
本发明涉及芯片封装技术领域,尤其涉及一种多层打线封装的三维模型识别及构建方法。
背景技术
打线也叫Wire Bonding(压焊,也称为绑定、键合、丝焊)是指使用金属丝(金线、铝线等),利用热压或超声能源,完成微电子器件中固态电路内部互连接线的连接,即芯片与电路或引线框架之间的连接。
在芯片封装的各种物理场仿真分析中,如何正确的识别原始的封装设计,直接影响仿真结果的正确性。随着加工工艺的不断提高,芯片进入纳米时代,封装和线路板也进入了微米时代、三维时代,打线的封装也从一层打线,发展到多层、多高度、多角度、多材料的异构时代。
目前的打线识别与构建,所有的打线均处于同一高度,这将导致信号与信号、信号与电源地短路,不符合实际情况,多层打线封装使用通常的三维建模软件是无法正确识别的,如何正确的识别多层打线封装并进行三维模型构建成为难题。
发明内容
本发明主要解决目前常用的三维建模软件无法正确识别多层打线的技术问题,提出一种多层打线封装的三维模型识别及构建方法,以正确识别多层打线的弧高、位置等信息,进而利用这些信息进行三维模型构建。
本发明提供了一种多层打线封装的三维模型识别及构建方法,包括以下过程:
步骤1,构建包含打线封装参数的打线信息文件,其中,所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角、终点倾角、起始层、终止层、起点坐标、终点坐标;
步骤2,依次定义每一条高速信号线的打线信息文件;
步骤3,根据打线信息文件,进行建模。
优选的,步骤3,根据打线信息文件,进行建模,包括以下过程:
步骤301,导入基板信息文件,所述基板信息文件中包含基板叠层信息及过孔信息;
步骤302,导入包含打线名称、打线层次、打线材料、起始层、终止层、起点坐标、终点坐标、打线方向、打线直径的打线信息文件;
步骤303,检查打线名称对应的打线弧高、芯片高度、芯片侧角、终点倾角信息是否正确,如不正确,修改为需要的数据;
步骤304,设置基板材料和叠层;
步骤305,选取待建模提取的信号、以及信号对应的参考电源地,根据以上信息一步生成三维模型。
优选的,根据以下方式确定打线起点坐标和打线终点坐标:
根据起点坐标和终点坐标,分别确定打线起点和打线终点的X轴坐标和Y轴坐标;
根据起始层和芯片高度,确定打线起点Z坐标;
根据终止层,确定打线终点的Z坐标。
优选的,根据打线弧高确定打线的最高位置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯瑞微(上海)电子科技有限公司,未经芯瑞微(上海)电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111366138.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种阳极氧化外观缺陷修复工艺及其磨料
- 下一篇:一种微波放大器控制方法和系统





