[发明专利]一种芯片测试系统

说明书

本申请提供了一种芯片测试系统，包括：可编程逻辑器件；可编程逻辑器件包括：通用总线转换模块、通用总线互连模块和通用总线解码模块，通用总线转换模块用于实现芯片测试程序加载接口与通用总线主接口的总线转换，芯片测试程序加载接口用于加载芯片测试程序。通用总线互连模块用于实现通用总线主接口与多个通用总线从接口的互联。通用总线第一从接口连接通用总线解码模块，通用总线解码模块用于连接多种接口总线模块。至少一个通用总线第二从接口分别连接待测芯片各逻辑模块，用于对待测芯片的各逻辑模块进行测试。从而可以实现多种接口总线模块和待测芯片各逻辑模块之间的交互，实现不同模式之间的切换，从而提高通用性，可适应不同场景的需求。

技术领域

本申请涉及芯片测试领域，特别涉及一种芯片测试系统。

背景技术

逻辑工程师经常需要在项目前期做一些验证可行性的工作，例如验证某款模数转换(analog digital convert，ADC)芯片是否满足项目应用的要求，在验证时，需要进行芯片内部模块与外部的通信，以及芯片内部各个模块之间的通信，然而现阶段针对不同的总线接口需要搭建不同的测试平台进行测试，不具有通用性，测试效率较低，成本较高。

发明内容

有鉴于此，本申请的目的在于提供一种芯片测试系统，具有通用性，可适应不同场景的需求。

为实现上述目的，本申请有如下技术方案：

第一方面，本申请实施例提供了一种芯片测试系统，包括可编程逻辑器件；所述可编程逻辑器件包括：通用总线转换模块、通用总线互连模块和通用总线解码模块；

所述通用总线转换模块的一端与芯片测试程序加载接口连接，另一端与通用总线主接口连接，用于实现芯片测试程序加载接口与通用总线主接口的总线转换；所述芯片测试程序加载接口用于加载芯片测试程序；

所述通用总线互连模块的一端与所述通用总线主接口连接，另一端分别与通用总线第一从接口和至少一个通用总线第二从接口连接，用于实现通用总线主接口与多个通用总线从接口的互联；

所述通用总线第一从接口连接所述通用总线解码模块；所述通用总线解码模块用于连接多种接口总线模块；

所述至少一个通用总线第二从接口分别连接待测芯片各逻辑模块，用于对所述待测芯片的各逻辑模块进行测试。

在一种可能的实现方式中，所述系统还包括：多种电平格式的输入输出缓冲器；

所述多种电平格式的输入输出缓冲器的一端与所述可编程逻辑器件连接；所述多种电平格式的输入输出缓冲器另一端分别与外部设备的电气接口连接，用于将多种电平格式转换为所述可编程逻辑器件的电平格式。

在一种可能的实现方式中，所述芯片测试程序包括：工具命令语言TCL脚本程序。

在一种可能的实现方式中，所述通用总线转换模块包括：

联合测试工作组接口到高级可扩展接口JTAG to AXI模块，或MicroBlaze软核。

在一种可能的实现方式中，当所述通用总线转换模块为所述MicroBlaze软核时，所述芯片测试程序为C程序。

在一种可能的实现方式中，所述可编程逻辑器件包括：现场可编程逻辑门阵列FPGA。

在一种可能的实现方式中，所述通用总线互连模块包括：高级可扩展接口互连AXIInterconnect模块。

在一种可能的实现方式中，所述通用总线解码模块包括：高级可扩展接口解码AXIdecoder模块。

在一种可能的实现方式中，所述多种接口总线模块包括：串行外设接口SPI模块、内部集成电路I²C模块、通用输入/输出口GPIO模块、通用异步收发传输器UART模块和脉冲PULSE模块中的至少两种。