[发明专利]一种多抽头延时电路及其设计方法

说明书

本申请公开了一种多抽头延时电路及其设计方法。其中多抽头延时电路包括具有N个输出端的分路电路、具有N个输入端的合路电路和N个抽头，N个抽头的N个输入端分别与分路电路的N个输出端连接，N个抽头的N个输出端分别与合路电路的N个输入端连接，N为大于1的自然数；还包括至少一个单向导通器件；N个抽头中的至少一个抽头的输入端通过单向导通器件与分路电路的相应输出端连接，和/或，N个抽头中至少一个抽头的输出端通过单向导通器件与合路电路的相应输入端连接。本申请的技术方案避免多抽头之间互相耦合的不利影响，为射频自干扰抑制器实现更高精度的控制提供基础。

技术领域

本申请涉及微波电路技术领域，尤其涉及一种多抽头延时电路及其设计方法。

背景技术

移动互联网的快速发展加剧了急速增长的无线接入业务需求和有限频谱资源之间的矛盾。同时同频全双工理论上可以将频谱利用效率提升一倍，却要求进行自干扰抑制以避免接收机性能恶化。现有的自干扰抑制技术分为空域隔离、射频自干扰抑制和数字自干扰抑制，其中射频自干扰抑制作为自干扰抑制技术的关键环节得到了广泛关注。

现有的射频自干扰抑制普遍采用“重建+抑制”机制，具体过程为采用射频自干扰重建电路精确地重建自干扰信号，然后将自干扰重建信号从接收机前端的接收信号中减去，以实现射频自干扰抑制。根据自干扰重建模块实现的位置可将现有射频自干扰抑制划分为射频多抽头自干扰抑制和数字辅助射频自干扰抑制两类。与数字辅助射频自干扰抑制相比，射频多抽头自干扰抑制器有诸多好处，例如不仅可以抵消部分强的多径干扰，还可以抵消发射机引起的噪声、非线性等。

但是，现有射频多抽头自干扰抑制器在工程实现中显现出多方面的不足，例如多抽头之间的互耦，由于多抽头之间采用的分路器和合路器的隔离度有限，一般为20dB，各路之间存在严重的耦合效应，导致无法精确的控制每一路的权重。

发明内容

本申请实施例提供了一种多抽头延时电路及其设计方法，以解决现有方案中多抽头之间隔离度不足的问题。

本申请实施例采用下述技术方案：

一方面，本申请实施例提供一种多抽头延时电路，包括具有N个输出端的分路电路、具有N个输入端的合路电路和N个抽头，N个抽头的N个输入端分别与分路电路的N个输出端连接，N个抽头的N个输出端分别与合路电路的N个输入端连接，N为大于1的自然数；还包括至少一个单向导通器件；

N个抽头中的至少一个抽头的输入端通过单向导通器件与分路电路的相应输出端连接，和/或，N个抽头中至少一个抽头的输出端通过单向导通器件与合路电路的相应输入端连接。

另一方面，本申请实施例提供一种多抽头延时电路设计方法，多抽头延时电路包括具有N个输出端的分路电路、具有N个输入端的合路电路和N个抽头，N个抽头的N个输入端分别与分路电路的N个输出端连接，N个抽头的N个输出端分别与合路电路的N个输入端连接，N为大于1的自然数；该方法包括：

将N个抽头中的至少一个抽头的输入端通过单向导通器件与分路电路的相应输出端相连接，和/或，将N个抽头中至少一个抽头的输出端通过单向导通器件与合路电路的相应输入端相连接。

本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：本申请实施例通过在抽头端口设置单向导通器件，使得多抽头延时电路的各个通道之间具有高隔离度，避免多抽头之间互相耦合的不利影响，实现具有射频解耦功能的多抽头延时电路，为射频自干扰抑制器实现更高精度的控制提供基础。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为传统两抽头延时电路示意图；

图2为传统两抽头延时电路仿真结果与理论计算结果对比图；