[发明专利]FPGA测量单元及基于FPGA测量单元的通道延迟补偿方法、装置

权利要求书

1.一种FPGA测量单元，其特征在于，所述测量单元包括：逻辑单元及与所述逻辑单元连接的脉冲信号发送单元和多个输入输出单元；所述输入输出单元包括：依次连接的接收器、延迟调整模块和采样寄存器；所述采样寄存器和所述脉冲信号发送单元连接同一系统时钟；所述脉冲信号发送单元与被测设备中的多个连接点连接；多个所述连接点分别与多个所述接收器一一对应连接；从一个所述连接点到一个所述采样寄存器的完整路径为一个通道；所述延迟调整模块用于对通道间的延迟偏差进行补偿。

2.一种基于FPGA测量单元的通道延迟补偿方法，其特征在于，所述方法应用于如权利要求1所述的FPGA测量单元，所述方法包括：

针对每个所述通道，均执行以下步骤：

通过所述脉冲信号发送单元向所述通道中的连接点发送脉冲信号，以使所述脉冲信号通过所述接收器和所述延迟调整模块到达所述采样寄存器；

检测所述采样寄存器接收到所述脉冲信号时对应的第一时钟周期和第二时钟周期；所述第一时钟周期和第二时钟周期分别对应的采样值为0和1；

调整所述延迟调整模块对应的延迟时间，直到满足采样值跳变条件，将满足条件的延迟时间作为所述通道对应的目标延迟时间；所述采样值跳变条件包括：所述第二时钟周期对应的采样值跳变为0，或所述第一时钟周期对应的采样值跳变为1；

对所述通道对应的目标延迟时间进行存储；

根据存储的多个所述通道分别对应的目标延迟时间进行通道延迟补偿。

3.根据权利要求2所述的方法，其特征在于，所述脉冲信号发送单元包括：依次连接的同步脉冲发送触发器、数据发送器和SMA接口；所述SMA接口连接于所述被测设备的连接点；

通过所述脉冲信号发送单元向所述通道中的连接点发送脉冲信号的步骤，包括：

通过所述同步脉冲发送触发器、所述数据发送器和所述SMA接口，发送与所述系统时钟同步的脉冲信号至所述通道中的连接点。

4.根据权利要求2所述的方法，其特征在于，所述采样值跳变条件包括：所述第二时钟周期对应的采样值跳变为0；所述延迟调整模块对应的延迟时间的初始值为0；调整所述延迟调整模块对应的延迟时间，直到满足采样值跳变条件的步骤，包括：

按照指定时间间隔，增大所述延迟调整模块对应的延迟时间，将增大后的延迟时间作为待选延迟时间；

判断在所述待选延迟时间的作用下，所述第二时钟周期对应的当前采样值是否为0；

如果否，继续执行所述按照指定时间间隔，增大所述延迟调整模块对应的延迟时间的步骤；

如果是，将所述采样值跳变为0时的所述待选延迟时间确定为目标延迟时间。

5.根据权利要求2所述的方法，其特征在于，所述采样值跳变条件包括：所述第一时钟周期对应的采样值跳变为1；所述延迟调整模块对应的延迟时间的初始值为默认最大值；调整所述延迟调整模块对应的延迟时间，直到满足采样值跳变条件的步骤，包括：

按照指定时间间隔，减小所述延迟调整模块对应的延迟时间，将减小后的延迟时间作为待选延迟时间；

判断在所述待选延迟时间的作用下，所述第一时钟周期对应的当前采样值是否为1；

如果否，继续执行所述按照指定时间间隔，减小所述延迟调整模块对应的延迟时间的步骤；

如果是，将所述采样值跳变为1时的所述待选延迟时间确定为目标延迟时间。

6.根据权利要求2所述的方法，其特征在于，所述逻辑单元还连接有存储器；对所述通道对应的目标延迟时间进行存储的步骤，包括：

将所述通道对应的目标延迟时间存储于所述存储器中。

7.根据权利要求6所述的方法，其特征在于，根据存储的多个所述通道分别对应的目标延迟时间进行多通道延迟补偿的步骤，包括：

在所述测量单元启动时，从所述存储器中加载多个所述通道分别对应的目标延迟时间至所述延迟调整模块中，以使所述延迟调整模块根据多个所述通道分别对应的目标延迟时间进行通道延迟补偿。