[发明专利]支持积极预取的快速高速缓存跟踪

说明书

布隆过滤器用于跟踪高速缓存的内容。系统在决定是否预取地址之前检查布隆过滤器(通过对地址进行散列并基于散列来检查索引处布隆过滤器的值)。这允许系统通过降低浪费的冗余预取操作的风险来利用更积极的预取方案。

背景技术

几乎所有的现代计算系统都以某种形式或另一种形式利用高速缓存。高速缓存本质上用作信息的临时本地副本。访问高速缓存比从长期和/或更大的存储装置(诸如，硬盘驱动器和/或主存储器)读取数据在时间和功率上明显更有效。

预取是尝试减少应用所需的耗时的存储访问数量的越来越常见的方式。如果所期望的行(line)(指数据指令或数据段)未存储在高速缓存中，则可能需要从长期存储装置中读取该行，这将伴随着显著的时间损失。预取利用了被称为“时间局部性”的概念，其认识到数据/指令在小组(small group)内被高频地调用。例如，如果地址0003的数据被调用，则时间局部性暗示在不久的将来可能调用地址0004、0005和0006的数据。因此，在检测到对地址0003处的数据的调用后，许多预取系统可以抢先将地址0004-0006读取到高速缓存中。这样，如果接下来的确要调用地址0004-0006，则这些调用将产生高速缓存命中(cache hit)。

发明内容

本公开的一些实施例可以被例示为一种方法。该方法包括预测候选对象地址。该方法还包括计算候选对象地址的散列。该方法还包括基于该散列来检查布隆过滤器(Bloomfilter)。该方法还包括(基于该检查)确定预取存储在候选对象地址处的信息。

本公开的一些实施例还可以被例示为包括计算机可读存储介质的一种计算机程序产品，该计算机可读存储介质包括程序指令，该程序指令可由计算机执行以使计算机执行以上讨论的方法。

本公开的一些实施例可以被例示为一种系统。该系统可以包括存储器和处理单元，诸如控制器或中央处理单元(CPU)。处理单元可以被配置为执行指令以执行上述方法。

以上发明内容并非旨在描述本公开的每个所示实施例或每种实施方式。

附图说明

本申请中包括的附图并入说明书中并形成说明书的一部分。它们示出了本公开的实施例，并且与说明书一起用于解释本公开的原理。附图仅说明某些实施例，而不限制本公开。随着以下详细描述的进行，并且在参考附图时，所要求保护的主题的各种实施例的特征和优点将变得显而易见，在附图中，相同的参考标号指示相同的部分，并且其中：

图1示出了根据本公开若干实施例的包括在决定是否预取信息之前检查布隆过滤器内容的高级高速缓存监视方法。

图2示出了根据本公开若干实施例的布隆过滤器更新方法的高级流程图。

图3示出了根据本公开若干实施例的示例布隆过滤器实现。

图4示出了可以用于实现本公开的实施例的示例计算机系统的高级框图。

虽然本发明可以有各种修改和替换形式，但是其细节已经在附图中通过示例的方式示出并且将被详细描述。然而，应当理解，其目的不是将本发明限制于所描述的特定实施例。相反，本发明覆盖落入本发明的精神和范围内的所有修改、等效和替换。

具体实施方式

本公开的各方面涉及用于监视高速缓存内容的系统和方法。更具体的方面涉及一种系统，该系统用于检测高速缓存命中、确定预取候选对象的地址、基于布隆过滤器确定是否预取候选对象、以及基于高速缓存写入来维护布隆过滤器。

在本公开中，引用了“数据”、“指令”和“信息”。许多系统实现单独的数据高速缓存(Dcache)和指令高速缓存(Icache)。可以实现与本公开一致的系统和方法来改进这两者或其中之一的性能以及在数据和指令之间没有区别的系统。因此，为了避免混淆，术语“信息”被用作“数据”和“指令”两者的一般化形式。高速缓存在本文被描述为存储信息；这可以指存储数据的Dcache或存储指令的Icache以及诸如分页和单级存储的其他存储器管理技术。