[发明专利]接收机用CDR电路、Duo-Binary PAM4接收机及传输系统

权利要求书

1.一种接收机用CDR电路，包括依次相连的鉴相器、相位差编码模块和多相时钟产生电路，其特征在于，所述鉴相器包括跳变沿筛选电路、跳变沿判决电路和BB鉴相器电路，所述跳变沿筛选电路用于对采样输出的数据采样信号DS进行跳变沿筛选得到筛选数据采样信号，所述跳变沿判决电路用于对采样输出的边沿采样信号ES进行跳变沿判决得到跳变沿判决结果信号E，所述BB鉴相器电路用于根据筛选数据采样信号、跳变沿判决结果信号E基于预设的BB鉴相器真值表得到相位差信号。

2.根据权利要求1所述的接收机用CDR电路，其特征在于，所述跳变沿筛选电路包括相互连接的数据判决译码器和跳变沿筛选器，所述数据判决译码器为用于将数据采样信号DS中的8位数据D₀～D₇译码为3位的数据判决译码结果d0～d2的逻辑门电路，所述跳变沿筛选器为用于将当前时刻的数据判决译码结果d0_n～d2_n和上一时刻的数据判决译码结果d0_n-1～d2_n-1进行逻辑组合得到两位筛选模式信号M₀和M₁的逻辑门电路。

3.根据权利要求2所述的接收机用CDR电路，其特征在于，所述数据判决译码器的逻辑门电路的逻辑表达式为：

d2＝D₇。

4.根据权利要求3所述的接收机用CDR电路，其特征在于，所述跳变沿筛选器的逻辑门电路的逻辑表达式为：

5.根据权利要求4所述的接收机用CDR电路，其特征在于，所述BB鉴相器电路包括相互连接的数据比较器和BB鉴相器本体电路，所述数据比较器为用于将当前时刻的数据判决译码结果d0_n～d2_n和上一时刻的数据判决译码结果d0_n-1～d2_n-1进行比较得到两位比较信号A和B的逻辑门电路；所述BB鉴相器本体电路为用于根据数据比较器输出的两位比较信号A和B、跳变沿筛选器输出的两位筛选模式信号M₀和M₁、跳变沿判决电路输出的跳变沿判决结果信号E基于预设的BB鉴相器真值表得到两位相位差信号Y_E和Y_L。

6.根据权利要求5所述的接收机用CDR电路，其特征在于，所述数据比较器的逻辑门电路逻辑表达式为：

7.根据权利要求6所述的接收机用CDR电路，其特征在于，所述相位差编码模块包括依次相连的投票器、带宽控制器、相位积分器和数据滤波器，所述BB鉴相器本体电路输出的两位相位差信号Y_E和Y_L通过投票器对相邻的两组相位差信息进行编码相加将64组相位信息转化为一组4位的控制码，再通过带宽控制器生成一组7位控制码实现调整环路增益，再输入到相位积分器产生控制相位插值器的编码，最后经过数字滤波器实现环路滤波功能，包含比例通路和积分通路，分别实现补偿静态相位偏差和补偿静态频率误差的功能，经过滤波得到7位的相位控制码。

8.根据权利要求7所述的接收机用CDR电路，其特征在于，所述多相时钟产生电路包括依次相连的晶振、锁相环和相位插值器，所述相位插值器将相位差编码模块输出的相位控制码作为相位插值的控制信号来控制生成用于采样的多时钟信号。

9.一种Duo-Binary PAM4接收机，包括信号放大模块、采样器、Duo-Binary PAM4译码器和CDR电路，所述信号放大模块、采样器单元、Duo-Binary PAM4译码器依次相连，所述采样器单元包括数据采样器和边沿采样器，所述CDR电路的输入端与数据采样器和边沿采样器的输出端相连，所述CDR电路的输出端与数据采样器和边沿采样器的时钟输入端相连，其特征在于，所述CDR电路为权利要求1～8中任意一项所述的接收机用CDR电路。

10.一种数据传输系统，包括相互连接的发送机和接收机，其特征在于，所述接收机为权利要求9所述的Duo-Binary PAM4接收机。