[发明专利]DRAM总线故障检测方法、装置、存储介质及程序产品

说明书

本申请实施例公开了一种DRAM总线故障检测方法、装置、存储介质及程序产品，属于存储器技术领域。在本申请实施例中，基于DRAM颗粒所连接的数据总线对MR地址进行写操作和读操作，基于所写的数据和所读取的数据，即能够检测数据总线存在的故障。基于DRAM颗粒所连接的地址总线对MR地址进行写操作和读操作，基于所写的数据和所读取的数据，即能够检测地址总线存在的故障。本方案无需增加额外的硬件管脚、复杂的逻辑电路及校验软件，即能够实现对DRAM总线的故障检测。

技术领域

本申请实施例涉及存储器技术领域，特别涉及一种DRAM总线故障检测方法、装置、存储介质及程序产品。

背景技术

动态随机存储器(dynamic random access memory，DRAM)在服务器、个人计算机、网络设备等设备中的单板上都会普遍使用，且用量很大。DRAM接口使用了大量的并行总线，导致总线故障所引起的单板失效率较高。因此，需要对DRAM总线进行故障检测。

在相关技术中，联合电子设备工程委员会(joint electron device engineeringcouncil， JEDEC)提出了一种总线连通性检测方案，以检测DRAM总线故障。该方案需要在DRAM 以及双倍速率同步物理逻辑(double data rate physical，DDR PHY)上分别增加TEN管脚以及逻辑电路。根据所增加的TEN管脚和逻辑电路设计校验软件。其中，DDR PHY是单板中处理芯片的接口单元，DDR PHY与DRAM之间通过总线连接。在DRAM上电后，DDR PHY 控制DRAM进入测试模式，通过校验软件进行总线连通性检测。

然而，在上述方案中，需要增加额外的硬件管脚、复杂的逻辑电路及校验软件，在软件和硬件上的代价都较大。

发明内容

本申请实施例提供了一种DRAM总线故障检测方法、装置、存储介质及程序产品，无需增加额外的硬件管脚、复杂的逻辑电路及校验软件，即能够实现对DRAM总线的故障检测。所述技术方案如下：

第一方面，提供了一种DRAM总线故障检测方法，该方法包括：

基于第一DRAM颗粒所连接的数据总线，对第一模式寄存器(mode register，MR)地址依次进行写操作和读操作，基于向第一MR地址所写的数据和从第一MR地址所读取的数据，检测该数据总线存在的故障，第一MR地址为第一DRAM颗粒中的一个MR地址，第一DRAM颗粒为存储系统所包括的一个DRAM颗粒；基于第一DRAM颗粒所连接的地址总线，依次对第二MR地址进行写操作，对第三MR地址进行写操作，对第二MR地址进行读操作，基于向第二MR地址所写的数据和从第二MR地址所读取的数据，检测该地址总线存在的故障，第二MR地址和第三MR地址为第一DRAM颗粒中不同的MR地址。

在本申请实施例中，基于DRAM颗粒所连接的数据总线，通过对MR地址的先写后读，即能够检测数据总线存在的故障。基于DRAM颗粒所连接的地址总线，通过对MR地址的先写后读，即能够检测地址总线存在的故障。本方案无需增加额外的硬件管脚、复杂的逻辑电路及校验软件，即能够实现对DRAM总线的故障检测。

需要说明的是，可以并行检测存储系统所包括的各个DRAM颗粒所连接的总线存在的故障，这里以检测第一DRAM颗粒所连接的总线为例进行介绍，处理芯片检测其他DRAM颗粒所连接的总线存在的故障的实现过程，可参照检测第一DRAM颗粒的实现过程。

可选地，在DRAM上电后的初始化阶段，处理芯片对DRAM总线进行故障检测。这样，相比于依赖于初始化完成后再检测的方案，减少了对初始化前存在的故障定位不准确不全面的问题。

可选地，向第一MR地址所写的数据为第一数据，从第一MR地址所读取的数据为第二数据；基于向第一MR地址所写的数据和从第一MR地址所读取的数据，检测该数据总线存在的故障，包括：通过对比第一数据与第二数据中对应比特位的数值一致性，以检测该数据总线存在的故障。