[发明专利]嵌入式系统双缓冲数据串行发送方法

说明书

本发明提供一种嵌入式系统双缓冲数据串行发送方法，嵌入式系统包括软件、硬件，硬件的通信模块设有发送缓冲区、接收缓冲区，所述发送缓冲区数量为多个；软件依序将待发送数据包存入发送缓冲区，直至多个缓冲区均已存入数据包；硬件从第一个发送缓冲区开始依序感知数据包准备状态，并依序将数据包串行发出。本发明的嵌入式系统双缓冲数据串行发送方法，通过拆分待发送数据包减小了数据包的长度，缩短了重发数据包的时间；通过设置双缓冲区，减少了数据读入缓冲区的等待时间，提升了CPU的利用率。

技术领域

本发明涉及一种缓冲区的数据串行发送方法，特别涉及一种嵌入式系统双缓冲数据串行发送方法。

背景技术

嵌入式系统是能够独立进行运作的器件，由硬件和软件组成，其中，软件包括：软件运行环境及其操作系统；硬件包括：信号处理器、存储器、通信模块等。相比于一般的计算机处理系统而言，嵌入式系统差异性在于：硬件上，大部分采用的存储介质是E-PROM、EEPROM DENG等，因而，无大容量存储功能，软件上，以API编程接口作为开发平台的核心；为简化硬件结构，嵌入式系统通常采用串行通信方式。

串行通信技术，是指通信双方按位进行，遵守时序的一种通信方式，如图1所示，串行通信中，使用一条数据线，将数据一位一位地依次传输，每一位数据占据一个固定的时间长度，即可使用少数几条通信线路就可以完成系统间交换信息，特别适用于计算机与计算机、计算机与外设之间的远距离通信。

串行总线通信过程的显著特点是：通信线路少，布线简便易行，施工方便，结构灵活，系统间协商协议，自由度及灵活度较高，因此在电子电路设计、信息传递等诸多方面的应用越来越多。

由于串行通信每次发送一个比特值，数据位的传输时间相对较短，所以在有一定干扰的情况下每次发送过程很容易会发生异常情况。异常发生后，会很容易导致数据丢失，从而导致发送端重发数据包，而这会浪费大量时间，降低了发送效率。

发明内容

本发明的嵌入式系统双缓冲数据串行发送方法，通过拆分待发送数据包减小了数据包的长度，缩短了重发数据包的时间；通过设置双缓冲区，减少了数据读入缓冲区的等待时间，提升了CPU的利用率。

本发明的嵌入式系统双缓冲数据串行发送方法，嵌入式系统包括软件、硬件，硬件的通信模块设有发送缓冲区、接收缓冲区，所述发送缓冲区数量为多个；

软件将第一个待发送数据包存入第一个发送缓冲区，再将下一个待发送数据包存入下一个发送缓冲区，直至多个缓冲区均已存入数据包，再将下一个待发送数据包循环存入第一个发送缓冲区；

硬件感知到第一个发送缓冲区的第一数据包已准备好后，将第一数据包串行发出；

再读取发送状态，当第一数据包发送成功，则硬件感知下一个发送缓冲区的数据包准备好后，将下一个数据包串行发出，直至多个发送缓冲区的数据包均已被发出，硬件再循环感知第一个待发送数据包准备好后，将第一个发送缓冲区的数据包串行发出。

设置多个发送缓冲区，可以通过配置硬件来触发发送及切换条件，发送时不用软件参与发送缓冲的切换。

于一实施例中，多个发送缓冲区具有相同大小，存储的数据包具有相同位数，便于计时。

于一实施例中，硬件串行发送一个数据包所需时间是t1，软件将一个待发送数据包存入一个发送缓冲区的时间是t2，多个发送缓冲区接收的数据包使t1等于t2时，发送缓冲区的拆分数量和大小是最优状态，可以减少因数据包存入发送缓冲区导致的CPU时间浪费，提升CPU效能。

于一实施例中，硬件串行发送一个数据包所需时间是t1，软件将一个待发送数据包存入一个发送缓冲区的时间是t2，多个发送缓冲区接收的数据包使t1大于t2时，发送缓冲区的拆分数量和大小也可以减少因数据包存入发送缓冲区导致的CPU时间浪费，提升CPU效能。