[发明专利]一种基于梯度自校验的芯片筛选方法

说明书

本发明公开了一种基于梯度自校验的芯片筛选方法，包括IV数据提取测试、梯度自校验参数提取、三元自校验电流计算、三元差值运算处理以及门限判别和芯片筛选。本发明通过基于梯度自校验方法的公式计算和数据比较，找出具有潜在缺陷的异常芯片，当应用在芯片的量产测试阶段时，由于未引入新的测试频点和测试设备，使得其具有测试成本低、速度快、配置环境简单的特点。此外，本发明可以显著遏制芯片量产测试的正常波动对于量产测试的干扰作用，有效拦截了具有潜在缺陷的异常芯片，从而降低芯片的故障率。

技术领域

本发明属于电子通信技术领域，具体涉及一种基于梯度自校验的芯片筛选方法的设计。

背景技术

电子信息产业中产品的生产物料百万分之不良率（Factory Defective PartsPer Million ，FDPPM）要求通常较高，如何改善出货质量和降低芯片的FDPPM 是厂商提高盈利空间和客户满意度的首要问题。FDPPM 偏高的其中一个主要原因是芯片的早期失效率（Early Failure Rate，EFR）较大。在芯片量产测试中筛除可能导致潜在失效风险的芯片，是降低EFR 的一个方法。

目前的芯片筛选方法中，一种是采用老化测试方法，将芯片处在高温高压条件下工作，使得半导体管子产生逻辑状态翻转，把性能较弱的芯片提早失效，从而降低产品的EFR。但老化测试是将芯片失效，实施成本高，并且老化测试周期长，一般在24 小时以上，而且每个老化炉测试的芯片数量有限，量产规模大的芯片需要购买大量的老化炉，导致成本较高。另一种是人工筛选方法，在得到晶圆测试数据后，对晶圆上大片失效区域周边的良品芯片进行人工剔除，以降低芯片失效风险。但人工筛选不仅占用大量人力，同样存在成本高的问题，而且人工指定存在不同人员、不同批次间指定的标准不一致，主观性大，可能存在误筛或者漏筛的问题，可靠性较低。

发明内容

本发明的目的是为了解决现有的芯片筛选方法存在成本较高且可靠性较低的问题，提出了一种基于梯度自校验的芯片筛选方法。

本发明的技术方案为：一种基于梯度自校验的芯片筛选方法，包括以下步骤：

S1、在待测射频芯片的封装测试阶段，在待测芯片的VDD端口依次输入七个电压值，保持待测芯片的其余端口开路，依次记录每个输入电压值对应的输出电流值，得到七个IV值。

S2、根据七个IV值中的第二、第三、第五和第六个IV值构建梯度自校验电流模型。

S3、将七个IV值中的第一、第四和第七个电压值输入梯度自校验电流模型，得到第一、第四和第七个电压值对应的自校验电流。

S4、根据七个IV值中的第一、第四和第七个电流值以及第一、第四和第七个电压值对应的自校验电流，进行三元差值运算，得到三元差值。

S5、将三元差值均在预设标准值范围内的待测芯片归入合格芯片集合BIN1，将三元差值不是全部在预设标准值范围内的待测芯片归入失效芯片集合BIN2。