[发明专利]存算一体芯片及数据处理方法

说明书

一种存算一体芯片及应用于该存算一体芯片的数据处理方法。该存算一体芯片包括：多个处理单元以及主控单元。每个处理单元包括计算单元以及控制单元。计算单元配置为存储参数矩阵、接收输入数据并采用参数矩阵对输入数据进行计算得到输出数据；控制单元配置为与计算单元相通信，且配置为将参数矩阵写入计算单元得到配置后的计算单元，并且控制配置后的计算单元对输入数据进行计算。主控单元配置为与多个处理单元通信，且根据整体参数集合将分别用于多个处理单元的参数矩阵提供至多个处理单元各自的控制单元。该存算一体芯片利用高效的分布式架构，在保证通用性和灵活性的同时，实现高算力和高能效。

技术领域

本公开的实施例涉及一种存算一体芯片及应用于该存算一体芯片的数据处理方法。

背景技术

各种深度学习算法的识别率不断改善，随之而来的是数据量和运算量的指数级增长。基于忆阻器的存算一体技术有望突破经典计算系统的冯诺依曼架构的瓶颈，带来硬件算力、能效的爆发式增长，进一步促进人工智能的发展和落地，是最具潜力的下一代硬件芯片技术之一。基于忆阻器的存算一体系统凭借其高性能、低功耗的架构优势，有望成为突破冯诺依曼瓶颈的后摩尔时代智能计算的硬件载体。

发明内容

本公开至少一实施例提供一种分布式控制架构的存算一体芯片，包括：多个处理单元，每个处理单元包括：计算单元，配置为存储参数矩阵、接收输入数据并采用参数矩阵对输入数据进行计算得到输出数据；以及控制单元，配置为与计算单元相通信，且配置为将参数矩阵写入计算单元得到配置后的计算单元，并且控制配置后的计算单元采用参数矩阵对输入数据进行计算；以及主控单元，配置为与多个处理单元通信，且根据整体网络参数集合将分别用于多个处理单元的参数矩阵提供至多个处理单元各自的控制单元。

例如，本公开至少一实施例提供的存算一体芯片还包括：第一存储单元，配置为与多个处理单元通信以及与主控单元通信，存储整体输入数据和/或整体输出数据，在主控单元的控制下，向多个处理单元分别提供多个处理单元所需的输入数据，和/或，从多个处理单元分别接收多个处理单元产生的输出数据，其中，整体输入数据包括用于多个计算单元的输入数据，整体输出数据包括多个计算单元的输出数据。

例如，本公开至少一实施例提供的存算一体芯片还包括：片上互连，配置为连接主控单元、第一存储单元、以及多个处理单元以进行通信。

例如，在本公开至少一实施例提供的存算一体芯片中，计算单元包括：至少一个忆阻器阵列，其中，该至少一个忆阻器阵列配置为存储参数矩阵且对输入数据进行计算。

例如，在本公开至少一实施例提供的存算一体芯片中，控制单元包括：参数配置单元，配置为将参数矩阵配置到计算单元中，和/或从计算单元获取计算单元当前具有的参数矩阵的值。

例如，在本公开至少一实施例提供的存算一体芯片中，控制单元还包括：读控制单元，配置为控制输入数据的读取以将输入数据提供到计算单元中；写控制单元，配置为控制输出数据的输出。

例如，在本公开至少一实施例提供的存算一体芯片中，每个处理单元还包括：功能单元，其中，该功能单元配置为对计算单元的计算结果进行处理以得到输出数据。

例如，在本公开至少一实施例提供的存算一体芯片中，功能单元包括：移位加法单元，配置为获取来自计算单元的计算结果，并对计算结果进行移位运算和加法运算；或激活单元，配置为对计算结果进行激活函数处理；或池化单元，配置为对计算结果进行池化处理。

例如，在本公开至少一实施例提供的存算一体芯片中，每个处理单元还包括：第二存储单元，配置为从第一存储单元获取输入数据或向第一存储单元发送输出数据；输入缓冲单元，配置为缓存输入数据；输出缓冲单元，配置为缓存输出数据。

例如，在本公开至少一实施例提供的存算一体芯片中，每个处理单元还包括：互连接口，配置为与主控单元以及第一存储单元通信。