[发明专利]用于芯片测试的系统和待测芯片装置

说明书

本申请涉及芯片测试技术领域，公开一种用于芯片测试的系统，包括：芯片测试装置用于提供测试信号，接收测试反馈信号并根据测试反馈信号获取芯片测试结果；测试信号包括复合信号；复合信号由电源信号和指令控制信号叠加得到；待测芯片装置与芯片测试装置连接，待测芯片装置用于在接收到测试信号的情况下，对复合信号进行译码获得指令控制信号；根据指令控制信号获取测试反馈信号，并将测试反馈信号输出给芯片测试装置。提高了芯片测试效率，降低了芯片生产成本。本申请还公开一种待测芯片装置。

技术领域

本申请涉及芯片测试技术领域，例如涉及一种用于芯片测试的系统和待测芯片装置。

背景技术

在现代集成电路产业中，在芯片产业链中，芯片测试是芯片生产的其中一个重要环节，提高芯片测试效率可以提高芯片产出效率，从而降低芯片的生产成本。因此，如何在有限的测试资源下提高芯片的测试效率成为新的研究方向。

在芯片的晶圆测试过程中，在测试机台硬件资源确定的情况下，测试通道的数量是一定的，每个测试通道分配一个管脚，测试通道总数除以晶圆上的单颗芯片测试所需管脚数得到的结果，即为测试机台同时测试晶圆上芯片的数量，即并测数。因此，在晶圆上的单颗芯片测试过程中所需的测试管脚数量，决定晶圆测试阶段的并测数，亦即决定芯片的测试效率。为了降低生产成本，需要提高芯片测试效率，因此急需提高芯片并测数。

发明内容

为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

本公开实施例提供了一种用于芯片测试的系统和待测芯片装置，以提高芯片测试效率。

在一些实施例中，所述用于芯片测试的系统包括：芯片测试装置，用于提供测试信号，接收测试反馈信号并根据所述测试反馈信号获取芯片测试结果；所述测试信号包括复合信号；所述复合信号由电源信号和指令控制信号叠加得到；待测芯片装置，与所述芯片测试装置连接，所述待测芯片装置用于在接收到测试信号的情况下，对所述复合信号进行译码获得指令控制信号；根据所述指令控制信号获取测试反馈信号，并将所述测试反馈信号输出给所述芯片测试装置。

在一些实施例中，所述待测芯片装置被配置为接收芯片测试装置发送的测试信号，所述测试信号包括复合信号；所述复合信号由电源信号和指令控制信号叠加得到；对所述复合信号进行译码获得指令控制信号；根据所述指令控制信号获取测试反馈信号，并将所述测试反馈信号输出给所述芯片测试装置，触发所述芯片测试装置根据所述测试反馈信号获取芯片测试结果。

本公开实施例提供的用于芯片测试的系统和待测芯片装置，可以实现以下技术效果：通过芯片测试装置提供测试信号，测试信号包括复合信号，复合信号由电源信号和指令控制信号叠加得到，待测芯片装置在接收到测试信号的情况下，对复合信号进行译码获得指令控制信号；根据指令控制信号获取测试反馈信号，并将测试反馈信号输出给芯片测试装置，芯片测试装置接收测试反馈信号并根据测试反馈信号获取芯片测试结果。这样，待测芯片装置接收由电源信号和指令控制信号叠加得到的复合信号，根据复合信号获取测试反馈信号，即待测芯片装置只需一个管脚接收一个复合信号，相比现有技术中需要两个管脚分别接收电源信号和指令控制信号，在晶圆上单颗芯片测试过程中减少了一个信号的传输，即节省了一个管脚，进而提高了晶圆测试阶段的芯片并测数，提高了芯片测试效率，降低了芯片生产成本。

以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：

图1是本公开实施例提供的一个用于芯片测试的系统的示意图；

图2是本公开实施例提供的另一个用于芯片测试的系统的示意图；