[发明专利]半导体器件及其制造方法

说明书

本公开提供了一种半导体器件及其制造方法。根据一个实施例的一种半导体器件包括在硅衬底的背表面上具有p型集电极层和n型场截止层的IGBT。n型场截止层被选择性地设置在p型集电极层的上侧，使得n型场截止层的第一端部以预定距离与硅衬底的第一侧表面分开，并且在硅衬底的第一侧表面与n型场截止层的第一端部之间设置有n型漂移层。n型漂移层的杂质浓度低于n型场截止层的杂质浓度。

相关申请的交叉引用

于2020年9月3日提交的日本专利申请No.2020-148585的公开内容(包括说明书、附图和摘要)通过引用整体并入本文。

背景技术

本公开涉及一种半导体器件及其制造方法，并且具体地涉及一种有效地应用于具有IE(注入增强型)IGBT(绝缘栅双极晶体管)的半导体器件的技术及其制造方法。

作为IE-IGBT的结构的示例，已知如下结构：该结构包括在平面图中被形成为围绕n型发射极层和p型基极层的条形沟槽栅极、被布置在沟槽栅极外部并且被形成为具有与沟槽栅极的侧表面接触的一端的p型浮置层、以及形成在p型基极层下方的n型空穴势垒层(例如，参见专利文献1)。

另外，专利文件1公开了一种包括条形沟槽发射极的结构，该条形沟槽发射极被形成为与p型浮置层的另一端接触以提供用于释放被积累在p型浮置层中的空穴的路径，用于抑制IGBT的切换损耗的目的。此外，专利文件1公开了一种包括在被布置在p型基极层下方的n型漂移层的下表面上的p型集电极层和n型场截止层的结构。下面列出了所公开的技术。

[专利文件1]日本未审查专利申请公开号2017-157733

发明内容

本发明人发现，从降低IGBT的高速切换时的反向偏置期间的泄漏电流的观点出发，形成在IGBT的背表面侧的n型场截止层和p型集电极层存在以下问题。

图1是具有IGBT的半导体器件的示意性平面图。图2是沿着图1中的线A-A的截面图。如图1所示，包括IGBT的半导体器件100在平面图中形成在由n型单晶硅制成的矩形半导体芯片CHIP(也称为衬底SUB)中。半导体芯片CHIP在其主表面(正表面)侧上具有IGBT单元形成区域RCL、单元外围连接区域RP0和芯片外部外围部分(也称为芯片外部外围区域)PER。单元形成区域RCL被设置在半导体芯片CHIP的大致中心区域中。单元外围连接区域RP0被设置为围绕单元形成区域RCL。芯片外部外围部分PER被设置在芯片外部外围区域中以围绕单元外围连接区域RP0。发射极电极EE、发射极焊盘EP、栅极电极(GE)(未示出)等被设置在单元形成区域RCL的上侧。在单元外围连接区域RP0中，在该示例中，设置有栅极焊盘GP、栅极电极(GE)(未示出)和连接在栅极焊盘GP与栅极电极(GE)之间的内置栅极电阻(电阻元件)Rg。内置栅极电阻Rg例如由掺杂多晶硅(Doped Poly-Si)制成。