[发明专利]存储器单元编程

权利要求书

1.一种存储器，其包括：

存储器单元阵列，其包括多个串联连接的存储器单元串；

多个存取线，其中所述多个存取线中的每一存取线连接到所述存储器单元阵列中的相应多个存储器单元；和

用于所述存储器单元阵列的存取的控制器，其中所述控制器经配置以使所述存储器进行以下操作：

将具有第一目标电压电平和第一脉冲宽度的相应编程脉冲施加到所述多个存取线的第一存取线子集中的每一存取线，其中所述第一存取线子集中的每一存取线连接到所述多个串联连接的存储器单元串中的串联连接的存储器单元串的相应存储器单元；和

将具有所述第一目标电压电平和比所述第一脉冲宽度长的第二脉冲宽度的相应编程脉冲施加到所述多个存取线的第二存取线子集中的每一存取线，其中所述第二存取线子集中的每一存取线连接到所述串联连接的存储器单元串的相应存储器单元，且其中所述第一存取线子集中的每一存取线比所述第二存取线子集中的每一存取线更接近所述串联连接的存储器单元串的特定端。

2.根据权利要求1所述的存储器，其中所述第一脉冲宽度及所述第二脉冲宽度各自对应于相应第一时序参数t_RISE及相应第二时序参数t_FLAT，且其中所述第二脉冲宽度的所述相应第二时序参数t_FLAT大于所述第一脉冲宽度的所述相应第二时序参数t_FLAT。

3.根据权利要求2所述的存储器，其中所述第二脉冲宽度的所述相应第一时序参数t_RISE等于所述第一脉冲宽度的所述相应第一时序参数t_RISE。

4.根据权利要求1所述的存储器，其中所述串联连接的存储器单元串的所述特定端为选择性地连接到所述多个串联连接的存储器单元串的共同源极的所述串联连接的存储器单元串的一端。

5.根据权利要求1所述的存储器，其中所述控制器进一步经配置以使所述存储器将具有所述第一目标电压电平和比所述第二脉冲宽度长的第三脉冲宽度的相应编程脉冲施加到所述多个存取线的第三存取线子集中的每一存取线，其中所述第三存取线子集中的每一存取线连接到所述串联连接的存储器单元串的相应存储器单元，且其中所述第二存取线子集中的每一存取线比所述第三存取线子集中的每一存取线更接近所述串联连接的存储器单元串的所述特定端。

6.根据权利要求5所述的存储器，其中所述第一存取线子集、所述第二存取线子集和所述第三存取线子集的并集含有所述多个存取线中的每一存取线。

7.根据权利要求5所述的存储器，其中所述控制器进一步经配置以使所述存储器将具有所述第一目标电压电平和比所述第三脉冲宽度长的第四脉冲宽度的相应编程脉冲施加到所述多个存取线的第四存取线子集中的每一存取线，其中所述第四存取线子集中的每一存取线连接到所述串联连接的存储器单元串的相应存储器单元，且其中所述第三存取线子集中的每一存取线比所述第四存取线子集中的每一存取线更接近所述串联连接的存储器单元串的所述特定端。

8.根据权利要求7所述的存储器，其中所述第一脉冲宽度、所述第二脉冲宽度、所述第三脉冲宽度和所述第四脉冲宽度各自对应于相应第一时序参数t_RISE和相应第二时序参数t_FLAT，且其中所述第二脉冲宽度的所述相应第二时序参数t_FLAT比所述第一脉冲宽度的所述相应第二时序参数t_FLAT大，所述第三脉冲宽度的所述相应第二时序参数t_FLAT比所述第二脉冲宽度的所述相应第二时序参数t_FLAT大，且所述第四脉冲宽度的所述相应第二时序参数t_FLAT比所述第三脉冲宽度的所述相应第二时序参数t_FLAT大。