[发明专利]低辐射漏电高压LDMOS器件

说明书

本发明提供了一种低辐射漏电高压LDMOS器件结构，该器件包括AB、AC和AD三个不同截面结构。相比传统高压LDMOS器件结构，本发明在AB截面和AD截面之间增加了一个AC截面结构。元胞区和非元胞区(场区)交界处往非元胞区一侧，即AC截面，补充注入了一个第一导电类型重掺杂区域，从而切断了辐射漏电途径，避免了总剂量辐射引起的器件漏电现象，降低了器件的关态损耗，提高了器件抗总剂量辐射能力。

技术领域

本发明属于半导体功率器件领域，具体涉及低辐射漏电高压LDMOS器件结构。

背景技术

随着功率半导体器件在航空航天的电子系统等的应用越来越广泛，针对电源管理系统和栅驱动电路，抗辐射加固技术成为各个公司和高校的研究重点。而高压LDMOS器件作为模拟电路的核心部位，LDMOS器件的特点是占据面积大，拥有更大的场氧化层。因此在γ射线等辐射环境下，LDMOS器件容易出现耐压退化、阈值漂移和泄漏电流增大的现象，使电路静态功耗增加，严重时导致器件失效，整个电路无法正常工作，因此需要研究低辐射漏电高压LDMOS器件。

发明内容

为解决高压LDMOS器件总剂量辐射后器件泄露电流增加的问题，本发明提出了一种低辐射漏电的高压LDMOS器件结构。总剂量辐射损伤主要是由硅和二氧化硅界面处产生的陷阱电荷造成的。高压LDMOS器件在辐射后氧化层内会产生电子空穴对，在外加电场的作用下，电子空穴对跃迁到硅和二氧化硅界面处，被氧化层陷阱捕获，形成陷阱电荷。带正电的陷阱电荷在第二导电类型漂移区和元胞区与非元胞区交界处产生镜像电荷，从而为器件提供一条流经了第二导电类型漂移区，第一导电类型阱区和第二导电类型源区的漏电途径。本发明对第一导电类型体区进行了创新，在AC截面，补充注入了一个第一导电类型重掺杂区域，从而切断辐射漏电途径，避免总剂量辐射引起的器件漏电现象，降低器件的关态损耗，提高器件抗总剂量辐射能力。

为了实现上述发明目的，本发明技术方案如下：

一种低辐射漏电高压LDMOS器件结构，包括AB、AC和AD三个不同截面结构。其中AB是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区8、第二导电类型阱区5、第二导电类型漂移区4和第一导电类型阱区3方向；AC是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区8、第二导电类型阱区5、第二导电类型漂移区4以及第一导电类型重掺杂区15方向；AD是从器件内部沿半径向外依次经过第二导电类型漏区6、有源区8、第二导电类型阱区5、第二导电类型漂移区4、有源区8、第一导电类型阱区3、第二导电类型源区2以及第一导电类型体区1方向。

沿AB截面：包括在第一导电类型衬底7上形成的埋氧化层14，在埋氧化层14上形成的第二导电类型漂移区4，第一导电类型阱区3位于第二导电类型漂移区4的内部左上角，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二型导电类型阱区5内部右上角，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，多晶栅电极10位于场氧化层12上方，漏电极13置于第二导电类型漏区6上方。

沿AC截面：包括在第一导电类型衬底7上形成的埋氧化层14，在埋氧化层14上形成的第二导电类型漂移区4，第一导电类型重掺杂区15位于第二导电类型漂移区4的内部左上角，第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二型导电类型阱区5内部右上角，场氧化层12置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，多晶栅电极10位于场氧化层12上方，漏电极13置于第二导电类型漏区6上方。