[发明专利]低辐射漏电高压LDMOS器件有效
| 申请号： | 202110998545.6 | 申请日： | 2021-08-27 |
| 公开（公告）号： | CN113594258B | 公开（公告）日： | 2023-04-25 |
| 发明（设计）人： | 周锌;陈星江;吴中华;王钊;耿立明;乔明;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L23/552 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 敖欢 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 辐射 漏电 高压 ldmos 器件 | ||
1.一种低辐射漏电高压LDMOS器件结构，其特征在于：包括AB、AC和AD三个不同截面结构,其中AB是从器件内部沿半径向外依次经过第二导电类型漏区(6)、有源区(8)、第二导电类型阱区(5)、第二导电类型漂移区(4)和第一导电类型阱区(3)方向；AC是从器件内部沿半径向外依次经过第二导电类型漏区(6)、有源区(8)、第二导电类型阱区(5)、第二导电类型漂移区(4)以及第一导电类型重掺杂区(15)方向；AD是从器件内部沿半径向外依次经过第二导电类型漏区(6)、有源区(8)、第二导电类型阱区(5)、第二导电类型漂移区(4)、有源区(8)、第一导电类型阱区(3)、第二导电类型源区(2)以及第一导电类型体区(1)方向；
沿AB截面：包括在第一导电类型衬底(7)上形成的埋氧化层(14)，在埋氧化层(14)上形成的第二导电类型漂移区(4)，第一导电类型阱区(3)位于第二导电类型漂移区(4)的内部左上角，第二导电类型阱区(5)位于第二导电类型漂移区(4)的内部右上角，第二导电类型漏区(6)置于第二型导电类型阱区(5)内部右上角，场氧化层(12)置于器件表面，延伸并覆盖第二导电类型阱区(5)部分表面，多晶栅电极(10)位于场氧化层(12)上方，漏电极(13)置于第二导电类型漏区(6)上方；
沿AC截面：包括在第一导电类型衬底(7)上形成的埋氧化层(14)，在埋氧化层(14)上形成的第二导电类型漂移区(4)，第一导电类型重掺杂区(15)位于第二导电类型漂移区(4)的内部左上角，第二导电类型阱区(5)位于第二导电类型漂移区(4)的内部右上角，第二导电类型漏区(6)置于第二型导电类型阱区(5)内部右上角，场氧化层(12)置于器件表面，延伸并覆盖第二导电类型阱区(5)部分表面，多晶栅电极(10)位于场氧化层(12)上方，漏电极(13)置于第二导电类型漏区(6)上方；
沿AD截面：包括在第一导电类型衬底(7)上形成的埋氧化层(14)，在埋氧化层(14)上形成的第二导电类型漂移区(4)，第一导电类型阱区(3)位于第二导电类型漂移区(4)内部左上角，第一导电类型体区(1)位于第一导电类型(3)内部，第二导电类型源区(2)位于第一导电类型阱区(3)内的第一导电类型体区(1)的右边，源电极(9)置于第一导电类型体区(1)上方和第二导电类型源区(2)上方，并把第一导电类型体区(1)和第二导电类型源区(2)短接，第二导电类型阱区(5)位于第二导电类型漂移区(4)的内部右上角，第二导电类型漏区(6)置于第二型导电类型阱区(5)内部，漏电极(13)置于第二导电类型漏区(6)上方，场氧化层(12)置于器件表面，延伸并覆盖第二导电类型阱区(5)部分表面，栅氧化层(11)位于多晶栅电极(10)下方，并和场氧化层(12)相连接。
2.根据权利要求1所述的低辐射漏电高压LDMOS器件结构，其特征在于：所述场氧化层(12)的材料为二氧化硅或K≤2.8的低K材料。
3.根据权利要求1所述的低辐射漏电高压LDMOS器件结构，其特征在于：所述第一导电类型重掺杂区(15)切断由于总剂量辐射引起的漏电途径。
4.根据权利要求1所述的低辐射漏电高压LDMOS器件结构，其特征在于：所述第一导电类型掺杂杂质为受主型时第二导电类型掺杂杂质为施主型，此时，漏电极相对源电极偏置为正电位；第一导电类型掺杂杂质为施主型时第二导电类型掺杂杂质为受主型，此时，漏电极相对源电极偏置为负电位。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110998545.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
