[发明专利]在边缘存储器阵列垫处的感测放大器操作

说明书

本申请案涉及在边缘存储器阵列垫处的感测放大器操作。存储器存储体具有定位在边缘存储器阵列垫中的感测放大器组，所述感测放大器组耦合到具有与耦合在内部存储器阵列垫之间的感测放大器组不同长度的数字线。在感测操作的主感测阶段期间，在第二时间激活定位在边缘存储器阵列垫中的第二感测放大器组之前，在第一时间激活定位在边缘存储器阵列垫与内部存储器阵列垫之间的第一感测放大器组。

技术领域

本公开大体上涉及存储器装置，且更特定来说涉及在边缘存储器阵列垫处的感测放大器操作。

背景技术

动态随机存取存储器(DRAM)装置阵列的当前实施方案实施行区段部分，其中存储器单元的偶数及奇数行区段是交错的。感测放大器连接到循序行区段，并在读取两个行区段中的一个行区段时使用另一行区段作为参考。因此，在阵列的边缘处，行区段部分包含边界行区段。这些边界区段与其它行区段部分交错，但其它行区段部分未连接到允许其用于存储数据的电路系统。因此，在这些边界行区段部分中，所述部分中仅一半的存储器单元用于存储数据。因为仅使用一半的存储器单元，所以阵列的边缘周围的大量区域被未使用的存储器单元占用。

发明内容

根据本申请案的一方面，提供一种设备。所述设备包括：第一感测放大器，其耦合到每一者具有第一长度的第一对数字线；第二感测放大器，其耦合到每一者具有与所述第一长度不同的第二长度的第二对数字线；及控制电路，其经配置以在感测操作的主感测阶段期间，致使在第二时间激活所述第二感测放大器之前所述第一感测放大器在第一时间激活。

根据本申请案的另一方面，提供一种设备。所述设备包括：第一感测放大器组，其定位在边缘存储器阵列垫与内部存储器阵列垫之间，其中所述第一感测放大器组的每一感测放大器耦合到每一者具有第一长度的一对相应互补位线；第二感测放大器组，其定位在所述边缘存储器阵列垫中，其中所述第二感测放大器组的每一感测放大器耦合到每一者具有第二长度的一对相应互补位线；及控制电路，其经配置以在感测操作的阈值电压补偿阶段期间致使所述第一感测放大器组的所述感测放大器在第一持续时间内激活，并且致使所述第二感测放大器组的所述感测放大器在第二持续时间内激活。

根据本申请案的又一方面，提供一种方法。所述方法包括：在感测操作的主感测阶段期间，在第一时间激活耦合到每一者具有第一长度的第一对数字线的第一感测放大器；及在所述感测操作的所述主感测阶段期间，在第二时间激活耦合到每一者具有第二长度的第二对数字线的第二感测放大器。

附图说明

图1说明根据本公开的实施例的半导体装置的示意框图。

图2说明根据本公开的实施例的存储器阵列的一部分的示意框图。

图3说明根据本公开的实施例的用于执行感测操作的半导体装置的电路系统的框图。

图4说明根据本公开的实施例的主感测放大器驱动器的示意图及用于主感测阶段的示范性时序图。

图5说明根据本公开的实施例的VTC驱动器的示意图及用于主感测阶段的示范性时序图。

图6说明根据本公开的实施例的存储器存储体的框图。

图7描绘根据本公开的实施例的p侧驱动器电路及n侧驱动器电路。

图8是根据本公开的实施例的感测放大器的电路图。

图9是根据本公开的实施例的阈值电压补偿(VtC)感测放大器的电路图。

具体实施方式

下面阐述某些细节，以提供对本公开的实施例的充分理解。然而，所属领域的技术人员将清楚，可在没有这些特定细节的情况下实践本公开的实施例。此外，本文描述的本公开的特定实施例是通过实例的方式提供的，并且不用于将本公开的范围限于这些特定实施例。