[发明专利]一种用于优化堆叠开关管耐压均匀性的射频开关电路

权利要求书

1.一种用于优化堆叠开关管耐压均匀性的射频开关电路，其特征在于，包括：

串联支路模块：包括2N个第一开关晶体管(M11)、2N个第一偏置晶体管(M21)、2N个第一源漏电阻(Rds1)、2N个第一栅极偏置电阻(R1)、2N-1个第一栅极串联电阻(R2)和1个第一栅极公共端电阻(R3)；所述N为正整数；第1级第一开关晶体管(M11)的漏极与第一射频输入输出端口(RF1)相连，第1级第一开关晶体管(M11)的源极与第2级第一开关晶体管(M11)的漏极相连，第1级第一开关晶体管(M11)的源极、漏极分别与第一源漏电阻(Rds1)的两端相连，第1级第一开关晶体管(M11)的体区与第1级第一偏置晶体管(M21)的漏极相连，第1级第一偏置晶体管(M21)的漏极与栅极相连，第1级第一偏置晶体管(M21)的源极与第1级第一开关晶体管(M11)的栅极相连，第1级第一开关晶体管(M11)的栅极与第1级第一栅极偏置电阻(R1)的一端相连，第1级第一栅极偏置电阻(R1)的另一端与第1级第一栅极串联电阻(R2)的一端相连；以此类推，第2级到第2N-1级的第一开关晶体管(M11)、第一偏置晶体管(M21)、第一源漏电阻(Rds1)、第一栅极偏置电阻(R1)、第一栅极串联电阻(R2)的连接方式与以上所述相同；所述第2N级第一开关晶体管(M11)的漏极与第2N-1级第一开关晶体管(M11)的源极相连，第2N级第一开关晶体管(M11)的源极与第二射频输入输出端口(RF2)相连，第2N级第一开关晶体管(M11)的源极、漏极分别与第一源漏电阻(Rds1)的两端相连，第2N级第一开关晶体管(M11)的体区与第2N级第一偏置晶体管(M21)的漏极相连，第2N级第一偏置晶体管(M21)的漏极与栅极相连，第2N级第一偏置晶体管(M21)的源极与第2N级第一开关晶体管(M11)的栅极相连，第2N级第一开关晶体管(M11)的栅极与第2N级第一栅极偏置电阻(R1)的一端相连，第2N级第一栅极偏置电阻(R1)的另一端与第2N-1级第一栅极串联电阻(R2)的一端相连；

并联支路模块：

由2M个第二开关晶体管(M12)、2M个第二偏置晶体管(M22)、2M个第二源漏电阻(Rds2)、2M个第二栅极偏置电阻(R4)、2M-1个第二栅极串联电阻(R5)和1个第二栅极公共端电阻(R6)；所述M为正整数；

所述第1级第二开关晶体管(M12)的漏极与第一射频输入输出端口(RF1)相连，第1级第二开关晶体管(M12)的源极与第2级第二开关晶体管(M12)的漏极相连，第1级第二开关晶体管(M12)的源极、漏极分别与第二源漏电阻(Rds2)的两端相连，第1级第二开关晶体管(M12)的体区与第1级第二偏置晶体管(M22)的漏极相连，第1级第二偏置晶体管(M22)的漏极与栅极相连，第1级第二偏置晶体管(M22)的源极与第1级第二开关晶体管(M12)的栅极相连，第1级第二开关晶体管(M12)的栅极与第1级第二栅极偏置电阻(R4)的一端相连，第1级第二栅极偏置电阻(R4)的另一端与第1级第二栅极串联电阻(R5)的一端相连；以此类推，第2级到第2M-1级的第二开关晶体管(M12)、第二偏置晶体管(M22)、第二源漏电阻(Rds2)、第二栅极偏置电阻(R4)、第二栅极串联电阻(R5)的连接方式与以上相同；所述第2M级第二开关晶体管(M12)的漏极与第2M-1级第二开关晶体管(M12)的源极相连，第2M级第二开关晶体管(M12)的源极与地相连，第2M级第二开关晶体管(M12)的源极、漏极分别与第二源漏电阻(Rds2)的两端相连，第2M级第二开关晶体管(M12)的体区与第2M级第二偏置晶体管(M22)的漏极相连，第2M级第二偏置晶体管(M22)的漏极与栅极相连，第2M级第二偏置晶体管(M22)的源极与第2M级第二开关晶体管(M12)的栅极相连，第2M级第二开关晶体管(M12)的栅极与第2M级第二栅极偏置电阻(R4)的一端相连，第2M级第二栅极偏置电阻(R4)的另一端与第2M-1级第二栅极串联电阻(R5)的一端相连。

2.根据权利要求1所述的一种用于优化堆叠开关管耐压均匀性的射频开关电路，其特征在于，所述第N级第一栅极偏置电阻(R1)的一端与第一栅极公共端电阻(R3)的一端相连，所述第一栅极公共端电阻(R3)的另一端与第一栅极控制电压(VG1)相连。