[发明专利]锁定检测电路及锁相环电路系统

说明书

本发明提供了一种锁定检测电路，用于锁相环电路的锁定检测，包括第一采样单元、第二采样单元、与门和计数单元，所述与门与所述第一采样单元和所述第二采样单元以及计数单元连接，第一采样单元用于接收前置分频信号和反馈分频信号，并通过所述反馈分频信号对所述前置分频信号采样，以输出第一采样信号，第二采样单元用于接收所述前置分频信号的反向信号和所述反馈分频信号，并通过所述前置分频信号的反向信号对所述反馈分频信号采样，以输出第二采样信号的反向信号，采用双沿环路锁定检测，降低锁相环电路的误锁几率。本发明提供了一种锁相环电路系统。

技术领域

本发明涉及锁相环技术领域，尤其涉及一种锁定检测电路及锁相环电路系统。

背景技术

锁相环电路在现如今的集成电路、无线通信、有线传输以及采样保持等电路有着广泛的应用。

目前通过环路锁定检测电路(Lock detector)对双环路锁相环电路的锁定进行检测，环路锁定检测电路如图1所示，包括D触发器(data flip-flop，DFF)和计数器(Counter)，D触发器的D输入端用于接收前置分频信号ref，D触发器的时钟端CK用于接收反馈分频信号fbk，D触发器的Q输出端与计数器的使能信号接收端连接，计数器的D输入端接高电平信号，计数器的时钟端CK用于接收反馈分频信号fbk，环路锁定检测电路通过反馈分频信号对前置分频信号进行采样，如果连续2^N次都采样到高电平，则环路锁定检测电路判断双环路锁相环电路锁定。

但现有的双环路锁定检测电路检测信号的时间跨度严重依赖计数器的位数，需要检测的信号持续时间越长，需要的计数器位数越大，在双环路锁相环锁定后，检测双环路锁相环锁定所需要等待的时间也相应增加，若检测信号持续时间较短，则可能出现如图2所示的情况，双环路锁相环电路的正确锁定时间在32μs，但双环路锁相环电路内的积分通路电压和比例通路电压还没有建立稳定，即双环路锁相环电路还未锁定，双环路锁定检测电路已经输出代表双环路锁相环电路锁定的高电平。

因此，有必要提供一种新型的锁定检测电路及锁相环电路系统以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种锁定检测电路及锁相环电路系统，降低锁相环电路的误锁几率。

为实现上述目的，本发明的所述锁定检测电路，用于锁相环电路的锁定检测，包括：

第一采样单元，用于接收前置分频信号和反馈分频信号，并通过所述反馈分频信号对所述前置分频信号采样，以输出第一采样信号；

第二采样单元，用于接收所述前置分频信号的反向信号和所述反馈分频信号，并通过所述前置分频信号的反向信号对所述反馈分频信号采样，以输出第二采样信号的反向信号；

与门，与所述第一采样单元和所述第二采样单元连接，以接收所述第一采样信号和所述第二采样信号的反向信号，并输出控制信号；

计数单元，与所述与门连接，用于以接收到的所述控制信号作为使能信号，同时接收所述反馈分频信号和预设采样信号，通过所述反馈分频信号对所述预设采样信号进行采样，并在所述预设采样信号的被采样数达到预设值时，输出锁定信号。

所述锁定检测电路的有益效果在于：第一采样单元用于接收前置分频信号和反馈分频信号，并通过所述反馈分频信号对所述前置分频信号采样，以输出第一采样信号，第二采样单元用于接收所述前置分频信号的反向信号和所述反馈分频信号，并通过所述前置分频信号的反向信号对所述反馈分频信号采样，以输出第二采样信号的反向信号，采用双沿环路锁定检测，降低锁相环电路的误锁几率。

优选地，所述第一采样单元为D触发器，所述第一采样单元的D输入端用于接收所述前置分频信号，所述第一采样单元的时钟端用于接收所述反馈分频信号。其有益效果在于：便于通过所述反馈分频信号的上升沿对所述前置分频信号采样。