[发明专利]具有集成的肖特基二极管的功率晶体管

说明书

具有集成的肖特基二极管的功率晶体管。根据半导体器件的实施例，器件包括：形成在半导体衬底中的多个器件单元，每个器件单元包括晶体管结构和肖特基二极管结构；以及超结结构，包括形成在半导体衬底中的第一导电类型和第二导电类型的交替区。对于每个晶体管结构，晶体管结构的沟道区和肖特基二极管结构中的相邻一个的肖特基金属区通过第一导电类型的半导体材料互连，而不被超结结构的第二导电类型的区中的任何区中断，第一导电类型的半导体材料包括超结结构的第一导电类型的区中的一个或多个。

背景技术

SiC（碳化硅）功率器件易受双极退化（bipolar degradation）影响，这导致归因于电子-空穴复合（recombination）所触发的缺陷生长的电阻随时间增加。这发生在功率器件的体二极管接通（turn on）时例如SiC功率MOSFET（金属氧化物半导体场效应晶体管）的双极操作期间。为了避免双极操作，肖特基二极管可以与功率MOSFET器件并联使用。集成的肖特基二极管使能抑制双极接通的器件设计，并且此外，减少所需的总有源区域，因为二极管和功率MOSFET共享相同的漂移区带（drift-zone）层，这对于具有大阻塞电压（例如，3.3 kV或6.5 kV或更高）的SiC MOSFET特别有吸引力，对于其，对静态损耗的漂移区带贡献是主导性的。然而，由于对于这种器件而言，漂移区带掺杂相当低，所以附加的JFET电阻在某种程度上损害了性能，因为与没有集成的肖特基二极管的功率MOSFET相比，电流必须在p掺杂的屏蔽区下横向扩展到更大的间距（pitch）。

具有大阻塞电压的SiC MOSFET可以利用超结（SJ）结构，其基本上减少了漂移区带电阻。SJ结构的n型和p型导电柱的较大掺杂有助于减少JFET电阻。然而，基于SJ的SiCMOSFET仍然遭受双极退化。通过使用外部SiC肖特基二极管或具有低于SiC的约2.7 V的内建电压的阈值电压的任何其他二极管，可以避免基于SJ的SiC MOSFET的双极操作。该方法类似于具有轻掺杂（n-）的漂移区带层的任何其他标准SiC MOSFET。然而，使用诸如外部SiC肖特基二极管之类的外部部件增加了封装复杂性和总成本。

因此，存在对于改进的基于SJ的SiC MOSFET的需要，改进的基于SJ的SiC MOSFET更免于双极退化。

发明内容

根据半导体器件的实施例，半导体器件包括：集成在半导体衬底中的肖特基二极管和晶体管；以及超结结构，包括在晶体管的源极和本体下方以及在肖特基二极管的肖特基金属区下方在半导体衬底中形成的n型和p型半导体材料的交替区，其中，形成于晶体管的本体中的沟道区和肖特基金属区通过半导体衬底的n型半导体材料互连而不被超结结构的p型区中断，其中，互连沟道区和肖特基金属区的n型半导体材料包括超结结构的n型区。

根据半导体器件的另一实施例，半导体器件包括：形成在半导体衬底中的多个器件单元，每个器件单元包括晶体管结构和肖特基二极管结构；以及超结结构，包括形成在半导体衬底中的第一导电类型和第二导电类型的交替区，其中，对于每个晶体管结构，晶体管结构的沟道区和肖特基二极管结构的相邻一个的肖特基金属区通过第一导电类型的半导体材料互连而不被超结结构的第二导电类型的区中的任何区中断，第一导电类型的半导体材料包括超结结构的第一导电类型的区中的一个或多个。

本领域技术人员在阅读以下详细描述时并查看附图时将认识到附加特征和优势。

附图说明

附图中的元素不一定相对于彼此按照比例。相同的参考数字表示相应的类似部分。各种所示实施例的特征可以组合，除非它们彼此排斥。在附图中描绘并在随后的描述中详细描述实施例。

图1示出了具有集成在相同半导体衬底中的肖特基二极管结构和晶体管结构的半导体器件的实施例的部分截面图。

图2示出了具有集成在相同半导体衬底中的肖特基二极管结构和晶体管结构的半导体器件的另一实施例的部分截面图。

图3示出了具有集成在相同半导体衬底中的肖特基二极管结构和晶体管结构的半导体器件的另一实施例的部分截面图。