[发明专利]存储器装置的混合例程

说明书

本申请案涉及存储器装置的混合例程。各种应用可包含一种存储器装置，其设计成使用已修改屏蔽位线感测操作执行存储器单元串中的存储器单元的感测。所述已修改屏蔽位线感测操作包含在所述串经启用以耦合到对应于所述串的数据线的情况下对所述数据线预充电。所述已修改屏蔽位线感测操作可实施于所述存储器装置的混合初始化例程中。所述混合初始化例程可包含对应于所述存储器装置的数据线的全数据线配置的感测读取例程以及对应于其中在预充电期间启用选定串的所述数据线的屏蔽数据线配置的已修改感测读取例程。可将与所述已修改感测读取例程相关联的读取重试例程添加到所述混合初始化例程中。论述额外装置、系统和方法。

技术领域

本公开的实施例大体上涉及存储器装置和存储器装置的操作，且更确切地说，涉及存储器装置的读取操作。

背景技术

存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可在不被供电时保持所存储数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或三维(3D)XPoint^TM存储器等等。3D XPoint存储器为具有可堆叠交叉网格数据存取阵列的非易失性存储器(NVM)技术，其中位存储是基于体电阻的改变。

快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管、浮动栅极或电荷阱存储器单元的一或多个群组。两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极在源极线与数据线之间以源极到漏极方式串联耦合在一起。

在为例如个别NAND存储器裸片的存储器装置供电时，存储器装置使用初始化程序来读取存储于存储器装置中的配置参数。在NAND存储器装置可开始系统中的操作之前执行对这些配置参数的检索。从个别存储器裸片上的存储器存储读取这些配置参数的准确性对于存储器装置的操作来说是重要的。因为例如NAND存储器装置的存储器装置实施于3D架构中以比平面结构提供更大的容量，所以读取中的潜在错误源增加。提供用以解决例如存储器装置的初始化中的存储器装置的读取的准确性的增强技术可提高在存储器装置的使用期限内操作存储器装置的可靠性。

发明内容

本公开的一方面提供一种存储器装置，其包括：存储器阵列，其具有多个串和多个数据线，每一串包含多个存储器单元；以及存储器控制器，其包含处理电路系统，所述处理电路系统包含一或多个处理器，所述存储器控制器配置成执行包括以下各项的操作：在读取多个串中的串的存储器单元之前对多个数据线中的第一数据线预充电，所述串在存储器单元的读取期间选择性地耦合到第一数据线，其中第一数据线的相邻数据线在存储器单元的预充电和读取期间配置为第一数据线的屏蔽线；以及将串耦合到第一数据线，使得在第一数据线的预充电期间启用串。

本公开的另一方面提供一种存储器装置，其包括：多个数据线；多个感测放大器，其耦合到多个数据线；存储器阵列，其具有多个串，其中每一串包含多个存储器单元和漏极侧选择栅极(SGD)；以及存储器控制器，其包含处理电路系统，所述处理电路系统包含一或多个处理器，所述存储器控制器配置成执行包括以下各项的操作：激活多个串中的串的SGD以将所述串耦合到多个数据线中的第一数据线，使得在第一数据线的预充电期间启用所述串；以及在读取串的存储器单元之前在串经启用的情况下对第一数据线预充电，其中在存储器单元的预充电和读取期间，第一数据线的相邻数据线配置为第一数据线的屏蔽线。