[发明专利]三维存储器

说明书

本申请公开了一种三维存储器，该三维存储器包括外围晶圆和阵列晶圆。外围晶圆包括第一外围结构和第二外围结构；阵列晶圆包括衬底以及位于衬底之上的待测试结构和多个互连部，其中，衬底中包括第一阱区和第二阱区，待测试结构包括第一连接端和第二连接端，多个互连部包括：第一互连部，将第一外围结构与第一阱区电连接；第二互连部，将第一外围结构与待测试结构的第一连接端电连接；第三互连部，将第二外围结构与第二阱区电连接；以及第四互连部，将第二外围结构与待测试结构的第二连接端电连接。

技术领域

本公开涉及半导体技术领域，具体地，涉及一种三维存储器。

背景技术

现有的一种三维存储器通过将存储阵列和外围电路布置在分别的阵列晶圆和外围晶圆上，可有效解决加工存储阵列时外围电路受到高温高压的影响的问题，能够实现更高的存储密度、更简单的工艺流程以及更少的循环时间。在这种架构中，当两片晶圆制备完成后，可对二者进行键合，键合后的阵列晶圆和外围晶圆可以在键合界面处通过分别设置在阵列晶圆中的键合接触部和设置在外围晶圆中的键合接触部相互接通。

在一些情况下，需要对阵列晶圆中包含的待测试结构TS的功能进行测试或分析来改善待测试结构TS的可靠性，其中，待测试结构TS是包括一个或多个三维存储串的存储阵列，待测试结构TS中的待测试字线左右两端分别连接至阵列晶圆中的一个键合接触部，上述键合工艺会将阵列晶圆中所包括的待测试结构TS连接至外围晶圆。

然而，现有测试技术中，由于在键合前待测试结构TS中的待测试字线左右两端分别连接的键合接触部的电路环境不一样，使得与待测试结构TS的两端相连的两个键合接触部相对于待测试结构TS形成不平衡的负载，从而会导致在后续的键合工艺中出现键合异常的问题。例如，在键合前，其中与待测试结构TS的一个连接端相连接的键合接触部仅连接至待测试结构TS中的待测试字线，没有连接至阱区，而与待测试结构TS的另一个连接端相连接的键合接触部除了连接至待测试结构TS中的待测试字线之外，还连接至具有大量活跃电子的阱区。在接下来的键合工艺中，需要先对阵列晶圆中的键合接触部的暴露在晶圆表面的一侧进行化学机械抛光，然后用带电离子对键合接触部的表面进行激活处理，之后用去离子水对晶圆进行清洗，由于键合接触部的材料通常为铜，前述待测试结构两端所连接的键合接触部在清洗工艺中可以发生诸如电镀反应的电化学反应。造成键合接触部上金属溶解，并且导致与该键合接触部所连接的接触块出现例如金属缺失(missing)或金属空洞(void)等缺陷。进而引起封装失效或造成键合可靠性问题，带来严重的经济损失。

发明内容

本申请提供了一种可至少部分解决现有技术中存在的上述问题的三维存储器，以解决阵列晶圆和外围晶圆的键合接触在键合工艺中出现的一个或多个问题。

根据本公开的实施方式提供了一种三维存储器，所述三维存储器包括外围晶圆和阵列晶圆，所述外围晶圆包括第一外围结构和第二外围结构；所述阵列晶圆包括衬底以及位于所述衬底之上的待测试结构和多个互连部，其中，所述衬底中包括第一阱区和第二阱区，所述待测试结构包括第一连接端和第二连接端，所述多个互连部包括：第一互连部，将所述第一外围结构与所述第一阱区电连接；第二互连部，将所述第一外围结构与所述第一连接端电连接；第三互连部，将所述第二外围结构与所述第二阱区电连接；以及第四互连部，将所述第二外围结构与所述第二连接端电连接。

在一个实施方式中，所述待测试结构为包括一个或多个三维存储串的三维存储阵列，并且所述待测试结构的所述第一连接端和所述第二连接端分别包括所述三维存储串中字线的两端。

在一个实施方式中，所述多个互连部中的每个分别包括：在所述待测试结构靠近所述外围晶圆的方向上交替堆叠的至少一组阵列晶圆连接块和阵列晶圆导体层；所述阵列晶圆中还包括：多个阵列晶圆键合接触部，位于所述阵列晶圆靠近所述外围晶圆的接触面处，以及多个阵列晶圆接触块，分别用于电连接各所述互连部与所述阵列晶圆键合接触部。