[发明专利]一种基于像素内实现正负权值运算的感存算一体电路结构

权利要求书

1.一种基于像素内实现正负权值运算的感存算一体电路结构，其特征在于，包括多列结构相同的感存算一体电路模块，每一列感存算一体电路模块包括多个沿列线依次连接的感存电路单元和一个计算电路单元，每一个感存电路单元包括CMOS有源像素电路和正负权值选择电路，计算电路单元包括求和运算电路、求差运算电路和输出电压采样电路；

所述CMOS有源像素电路用于接收外部复位输入电压，并在复位信号以及外部光照控制下进行光电转换，以及将转换后的电流信号输入正负权值选择电路；

所述正负权值选择电路，包括正权值选择开关和负权值选择开关，以及与正负权值选择开关对应的存储正负权值的存储器，在存储的正负权值控制下，同一时间打开正权值选择开关和负权值选择开关中的一个，使得CMOS有源像素电路输入的电流在权值选择开关的控制下通过正负权值选择电路；

所述求和运算电路，接收同一列中所有正负权值选择电路输出的电流，并分别对通过正权值选择开关和负权值选择开关的电流进行累加，再经过电流转电压电路后分别得到正权值电压和负权值电压；

所述求差运算电路用于对权值电压和负权值电压进行求差运算，得到输出电压；

所述输出电压采样电路用于对输出电压进行采样，得到整列的输出电压；

所述CMOS有源像素电路包括复位/曝光模块和源极跟随器，所述复位/曝光模块包括第一MOS管和光电二极管，第一MOS管的漏极接电源VDD，其栅极接收外部的周期性脉冲信号，第一MOS管的源极接光电二极管的负极，光电二极管的正极接地，第一MOS管与光电二极管的连接点接源极跟随器的栅极；源极跟随器的漏极接电源VDD，其源极接正负权值选择电路；

所述光电二极管，在第一MOS管栅极导通时负端节点进行充电，并达到电压V_D＝V_DD-V_th，V_th是第一MOS管栅极开启电压，在第一MOS管栅极关断时进行曝光，并且曝光所产生的感应电流作为整个电路曝光阶段的输入信号，并在后续过程中进行转化和分析；

所述源极跟随器，用于将光电二极管的负端电位V_D传递到源极，其源极的电位为：

V_ph＝V_D-V_gs

其中V_gs为源极跟随器的栅源电压差；

所述正权值选择开关为正权值MOS管，负权值选择开关为负权值MOS管，正负权值选择电路的存储器为第一6T SRAM和第二6T SRAM，还包括第二MOS管；正权值MOS管的栅极与第一6T SRAM的输出连接，正权值MOS管的输入端与源极跟随器的源极连接，正权值MOS管的输出端接求和运算电路；负权值MOS管的栅极与第二6T SRAM的输出连接，负权值MOS管的输入端与源极跟随器的源极连接，负权值MOS管的输出端接求和运算电路；第二MOS管的输入端与正权值MOS管的输入端、负权值MOS管的输入端以及源极跟随器的源极连接，第二MOS管的输出端接地，第二MOS管的栅极接控制信号；第一6T SRAM和第二6T SRAM同时输出权值，所述权值包括(1,0)、(0,1)和(0,0)三种，即正权值MOS管和负权值MOS管在同一时间只有一个导通，而在权值为(0,0)均关断，同时仅在权值为(0,0)时，第二MOS管的控制信号控制第二MOS管导通；

所述求和运算电路包括第一电阻、第二电阻、第一运算放大器和第二运算放大器，第一运算放大器和第二运算放大器的同相输入端均接地；第一运算放大器的反相输入端接负权值MOS管的输出端，负权值MOS管的输出端还通过第一电阻后接第一运算放大器的输出端；第二运算放大器的反相输入端接正权值MOS管的输出端，正权值MOS管的输出端还通过第二电阻后接第二运算放大器的输出端；第一运算放大器和第二运算放大器的输出端连接求差运算电路；

所述求差运算电路包括第三电阻、第四电阻、第五电阻、第六电阻和第三运算放大器；第一运算放大器的输出经过第三电阻后接第三运算放大器的反相输入端，第三电阻的输出还经过第五电阻后接第三运算放大器的输出端，第二运算放大器的输出经过第四电阻后接第三运算放大器的同相输入端，第四电阻的输出经过第六电阻后接第三运算放大器的输出端，第三运算放大器输出对输入的两路信号求差后的信号；

所述输出电压采样电路包括第三MOS管和电容，第三MOS管的输入端接第三运算放大器的输出段，第三MOS管的输出端通过电容后接地，第三MOS管的栅极在光电二极管每个周期曝光结束的时刻输入高电平脉冲信号使第三MOS管导通，第三MOS管与电容的连接点输出采样电压。