[发明专利]用于模拟混合信号存储器内计算交叉开关网络的时域比率式读出接口

权利要求书

1.一种被配置成计算矩阵乘法和加法计算的电路，包括：

数字-时间转换器，其被配置成接收数字输入，并且输出与所述数字输入成比例且在与参考时间相关联的时域中被调制的信号；

存储器，其包括交叉开关网络，其中所述存储器被配置成从数字-时间转换器接收所述时间调制信号，并且输出响应于所述时间调制信号和交叉开关网络的网络权重而缩放的加权信号；以及

输出接口，其与交叉开关网络进行通信，并且被配置成接收其加权输出信号并且使用时间-数字转换器来输出与至少所述参考时间成比例的数字值。

2.根据权利要求1所述的电路，其中所述电路包括与数字-时间转换器和时间-数字转换器相关联的参考时钟。

3.根据权利要求1所述的电路，其中所述网络权重包括一个或多个电气元件，所述电气元件被配置成对与所述数字输入成比例且在时域中被调制的信号进行缩放。

4.根据权利要求1所述的电路，其中所述电路包括积分器，所述积分器用于对响应于所述时间调制输入信号和交叉开关网络的权重而缩放的加权信号进行累加。

5.根据权利要求1所述的电路，其中所述电路包括比率式放电路径，所述比率式放电路径包括一个或多个电气元件，所述电气元件的值与交叉开关网络中的电气权重元件成比例。

6.根据权利要求1所述的电路，其中所述比率式放电路径具有至积分器输出的电连接。

7.根据权利要求1所述的电路，其中所述电路包括比较器，所述比较器具有至积分器输出的电连接。

8.根据权利要求1所述的电路，其中所述电路包括被配置成驱动时间-数字转换器的比较器输出。

9.根据权利要求1所述的电路，其中所述电路被配置成执行两步骤操作，所述两步骤操作包括第一累加步骤，所述第一累加步骤包括用于第二步骤参考放电阶段的初始条件。

10.根据权利要求1所述的电路，其中所述电路被配置成触发由时间-数字转换器进行的时间测量的开始，其中时间测量的开始与比率式放电操作的开始同步。

11.根据权利要求1所述的电路，其中所述电路被配置成响应于比较器而触发由时间-数字转换器进行的时间测量的停止，其中时间测量的停止与比率式放电阶段的结束同步。

12.一种被配置成计算矩阵乘法和加法计算的电路，包括：

数字-时间转换器，其被配置成接收数字输入，并且输出与所述数字输入成比例且在与参考时间相关联的时域中被调制的信号；

存储器，其包括交叉开关网络，其中所述存储器被配置成从数字-时间转换器接收所述时间调制信号，并且输出按照所述时间调制输入信号和交叉开关网络的网络权重而缩放的加权信号，其中所述网络权重位于交叉开关网络的一个或多个位线或字线上；以及

输出接口，其与交叉开关网络进行通信，并且被配置成接收其加权输出信号并且使用时间-数字转换器来输出与至少所述参考时间成比例的数字值。

13.根据权利要求12所述的电路，其中数字-时间转换器和时间-数字转换器被配置成被同步以消除所述加权输出信号中的时钟参考变化。

14.根据权利要求12所述的电路，其中所述电路被配置成包括比率式放电路径，所述比率式放电路径被配置成将电荷耗尽至参考电压、或经由参考电流或参考电荷再分布电路来耗尽电荷，并且所述电路被配置成包括比较器，所述比较器配置成触发时间-数字转换器。

15.根据权利要求12所述的电路，其中所述电路包括比较器，所述比较器被布置成触发与交叉开关网络的累加和放电操作同步的时间-数字转换器。