[发明专利]异质栅介质的异质结隧穿场效应晶体管及其制作方法

说明书

本发明公开了一种异质栅介质的异质结隧穿场效应晶体管及其制作方法，主要解决现有隧穿场效应晶体管开态电流小和双极效应严重的问题。其包括源极、栅极、漏极、源区、沟道区和漏区，载流子通过源极进入沟道区并通过漏极离开沟道区，沟道区包括“一”部和“1”部，“1”部包括与“一”部连接的第一连接端，以及与第一连接端相对设置的第二连接端，第二连接端通过漏区连接漏极，“1”部的两侧设置有两个栅极，两个栅极与“1”部之间分别设置有两个第一异质介质，栅极和第一异质介质垂直于第二异质介质设置，且第一异质介质与第二异质介质的高度之和与“1”部相等，栅极与第一异质介质高度相等，“一”部两侧分别设置有两个源极。

技术领域

本发明涉及晶体管技术领域，具体涉及一种异质栅介质的异质结隧穿场效应晶体管及其制作方法。

背景技术

得益于半导体制造工艺的发展，晶体管的特征尺寸不断减小，使得集成电路向高性能，低成本的方向不断发展。然而在基于热电子发射机制的传统 CMOS场效应晶体管低功耗数字集成电路中，由于亚阈值摆幅无法突破室温下 60mv/dec的限制，电源电压无法随着器件尺寸的减小而降低，从而导致器件的泄漏电流进一步增大，并且单位面积上器件数量的激增最终导致集成电路静态功耗和动态功耗的急剧增加。此外，当特征尺寸的缩小不断接近物理极限，集成电路制造技术也遇到参数物理极限和工艺制造的瓶颈，如量子隧穿效应导致的栅极漏电和沟道漏电，短沟道的热载流子效应、负偏压温度不稳定性、漏致势垒降低以及沟道载流子分布量子涨落等，严重影响器件的预期性能。为了降低亚阈值摆幅和关态泄漏电流，人们对隧穿场效应晶体TFET 展开了研究。基于带带隧穿BTBT原理的隧穿场效应晶体管TFET能够在室温下获得低于60mV/Dec的亚阈值摆幅SS，且不易受到短沟道效应的影响，因此隧穿场效应晶体管TFET能够进一步减少电源电压VDD，并且由于隧穿势垒的存在使TFET可以具有较低的关态电流，从而满足低功耗集成电路应用。

虽然TFET在低功耗领域具有巨大的应用前景，但是传统的硅基TFET存在开态电流较小以及双极效应严重的缺点，这限制了TFET器件的进一步发展。

发明内容

本发明的目的在于提供一种异质栅介质的异质结隧穿场效应晶体管及其制作方法，以解决现有的硅基TFET存在开态电流较小以及双极效应严重的缺点的问题。

本发明解决上述技术问题的技术方案如下：

本发明提供一种异质栅介质的异质结隧穿场效应晶体管，所述隧穿场效应晶体管包括源极、栅极、漏极、源区、沟道区和漏区，载流子通过所述源极进入所述沟道区并通过所述漏极离开所述沟道区，所述栅极用于调制所述沟道区导通与关断的电极，所述沟道区包括“一”部和“1”部，所述“1”部包括与所述“一”部连接的第一连接端，以及与所述第一连接端相对设置的第二连接端，所述第二连接端通过漏区连接所述漏极，所述“1”部的两侧设置有两个栅极，两个所述栅极与所述“1”部之间分别设置有两个第一异质介质，所述栅极和所述第一异质介质垂直于第二异质介质设置，且所述第一异质介质与所述第二异质介质的高度之和与所述“1”部的高度相等，所述栅极的高度与所述第一异质介质高度相等，所述“一”部两侧分别设置有两个源极。

可选择地，所述第一异质介质的材料为低K介质材料，和/或

所述第二异质介质的材料为高K介质材料。

可选择地，所述第一异质介质为二氧化硅，和/或，所述第二异质介质为氧化铪。

可选择地，所述隧穿场效应晶体管还包括位于两个所述源极和所述“一”部两侧的两个P⁺型源区和两个N⁺型夹层，所述P⁺型源区的输入端连接所述源极的输出端，其输出端连接所述N⁺型夹层的输入端，所述N⁺型夹层的输出端分别与所述“一”部的两侧连接；所述P⁺型源区用于增大隧穿区域，增大载流子，所述N⁺型夹层用于降低隧穿视垒，增大隧穿几率。