[发明专利]一种基于非整数多倍行高单元的集成电路全局布局方法

权利要求书

1.一种基于非整数多倍行高单元的集成电路全局布局方法，其特征在于：所述方法包括BestChoice聚类算法的使用，含以下步骤；

步骤S1、确定集成电路芯片中非整数多倍行高单元的约束条件，即NIMH单元约束条件；

步骤S2、按NIMH单元约束条件修改BestChoice聚类算法中的代价函数，并对具有相同高度的单元引入伪网以满足NIMH单元约束条件；

步骤S3、当获得单元粗略布局后，把芯片平均分成M×N个不重叠的区域网格并对网格进行分类；当一个网格存在90％以上的空白则分类为空白类型，当一个网格与一个宏的90％以上的区域重叠则分类为阻塞类型；

步骤S4、以构建二叉树和分裂树的算法来估计和最小化断路器单元的面积，使用中心打包策略把集成电路的不连通区域变为连通区域以减少边界的长度，从而减少断路器单元的数量；使用考虑NIMH约束的类型感知密度模型把单元从错误区域取出；

步骤S5、采用log-sum-exp线长模型W_L(x,y)来对半周长线长HPWL进行近似处理，以其方程中的密度函数D_k,b(x,y)来表示密度和区域约束，将集成电路布局问题转化为无约束最小化问题后，利用迭代收缩阈值算法ISTA来求解；

步骤S6、对EPIST算法提供其所需的全局收敛性分析，提升EPIST算法的计算效率。

2.根据权利要求1所述的一种基于非整数多倍行高单元的集成电路全局布局方法，其特征在于：所述步骤S2中，在满足NIMH单元约束条件的前提下，确定每个单元的位置并使总线长最小，约束条件包括；

约束C1：为了保证芯片的可靠性，在特定单元高度的每个固定区域中必须至少有两个单元行；

约束C2：按N阱规则，在特定单元高度的每个固定区域中必须有偶数个单元行；

约束C3：每个单元必须位于一行上的放置位置，其预设有特定单元高度的对应区域必须与芯片的金属轨道对齐；

约束C4：对于两个区域中任何一对不同的单元高度，水平间距必须至少为四个放置位置；

约束C5：相邻单元必须有一个垂直间隙，以避免P/G轨道对齐问题，两个单元高度不同的分区中，两个分区之间的最小垂直距离必须确保一个区域的P/G轨道不会侵占另一个区域的P/G轨道；

约束C6：必须插入断路器单元，以满足不同单元高度的两个区域之间的最小水平和垂直间距。

3.根据权利要求2所述的一种基于非整数多倍行高单元的集成电路全局布局方法，其特征在于：所述步骤S2使同一类型的单元聚类分布，当单元不符合NIMH单元约束条件时，单元相对NIMH单元约束条件的偏离度与单元位置相关；

步骤S2对BestChoice聚类算法中的代价函数c(i,j)进行修改，表述为

其中ω_e是网格e的重量，a_i和a_j分别表示单元v_i和v_j的面积；在公式一中，δ(i,j)是由任意两个单元格的高度确定的0-1函数；如果单元v_i和v_j的高度相同，δ(i,j)＝1；否则，δ(i,j)＝0；当每个簇只包含相同高度的单元时，则隐式地将其放置得更近，从而减少面积浪费，以进一步优化线长度；

在引入伪网时，将伪网引入到具有相同高度的单元中，若单元格v_i和v_j具有相同的高度，并且两者的曼哈顿距离不超过用户定义的值R_v，则在v_i和v_j之间添加伪网半径R_v区域中v_i和v_j之间的伪网的权重设置以公式表述为：

其中n_p是伪网的数目。指数项用于缩放的值，是所有伪网的平均曼哈顿距离，并且κ(κ≥0)是保持指数项有限的常数。

4.根据权利要求1所述的一种基于非整数多倍行高单元的集成电路全局布局方法，其特征在于：所述步骤S3中，通过区域生成方法把芯片平均分成M×N个不重叠的区域网格，以最小化制造成本，不属于空白类型和阻塞类型的其它网格的类型由网格内的主要单元类型决定。