[发明专利]一种基于FPGA的同步422接口的测试激励实现系统及方法

说明书

一种基于FPGA的同步422接口的测试激励实现系统及方法，系统包括同步422接口数据激励源发送设备和FPGA系统；所述FPGA系统包括同步422接口协议数据激励发生器和激励源选择控制模块；将同步422接口数据激励源发送设备通过时钟线和数据线经过电平匹配电路连接至激励源选择控制模块；同步422接口协议数据激励发生器通过时钟线和数据线连接至激励源选择控制模块；本发明实现不同的开发阶段选择适合的激励源，从而提高项目开发效率，还能够提高基于FPGA的同步422接口接收功能模块系统的开发效率。

技术领域

本发明属于数字芯片测试领域。通过一种测试激励实现系统，实现基于FPGA开发的同步422接口的测试激励。

背景技术

FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。FPGA是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，有克服了原有可编程器件门电路数有限的缺点。采用FPGA设计电路，用户不需要投片生产，就能得到合用的芯片，FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

同步422标准是RS-232的改进型，全称是“平衡电压数字接口电路的电器特性”。它使用两根线之间的电压差来代表逻辑电平，通常称之为双绞线。它是一种平衡传输，任何噪声或干扰都会同时影响两根双绞线中的每一根，但对而这之间的差异影响很小，这种现象称为共模抑制。所以同步422可以在更远的距离上以更快的速度传输数据，其抗干扰能力远强于RS-232、SPI等非平衡传输方式。其最大传输距离约1200m，最大传输速度可达10Mb/s。由于同步422标准只是规定了电压标准而无具体实现细节，通常数据传输采用的实现方式是：使用两根信号线，一根串行时钟线及一根串行数据线。数据发送方驱动这两根信号，数据接收方采样数据信号。具体实现为：数据发送方驱动时钟线，在每个时钟的上升沿，驱动数据线上1bit的数据有效并持续到时钟的下一个上升沿；数据接收方使用该时钟线作为采样时钟同步采样数据线，在每个时钟上升沿采样数据并保存下来。

在使用FPGA开发同步422接口接收功能时，一般会使用到同步422数据发送设备进行开发阶段的测试，根据相应测试激励通过设计的同步422接口接收模块的响应判断设计功能是否符合预期，从而完成设计功能的迭代修改。但在开发阶段往往需要快速方便地产生同步422接口测试激励，而使用外部设备产生激励对于设计开发阶段有着不便之处，它需要FPGA外部电路板上提前设计好同步422电平匹配通道电路，在项目初始阶段，在同步422电平匹配电路为设计完毕或者有缺陷时，同步422接口接收功能就无法有效进行，影响项目阶段性开发进度。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供一种基于FPGA的同步422接口的测试激励实现系统，在FPGA内部设计一个具有同步422接口协议的数据激励发生器，并设计内部通道开关选择切换同步422接口接收功能模块接收的激励源。当FPGA外部同步422数据激励源发送相关电路或设备未准备好时，配置通道选择开关选择将FPGA内部同步422数据激励发生器的激励信号连接至同步422接口接收功能模块的输入端。在后期FPGA外部同步422数据激励源发送相关电路和设备都准备好时，配置通道选择开关选择将FPGA外部同步422数据激励源发送设备的激励信号连接至同步422接口接收功能模块的输入端。本发明实现不同的开发阶段选择适合的激励源，从而提高项目开发效率。本发明能够提高基于FPGA的同步422接口接收功能模块系统的开发效率。

本发明的技术方案是：一种基于FPGA的同步422接口的测试激励实现系统，包括同步422接口数据激励源发送设备和FPGA系统；所述FPGA系统包括同步422接口协议数据激励发生器和激励源选择控制模块；

将同步422接口数据激励源发送设备通过时钟线和数据线经过电平匹配电路连接至激励源选择控制模块；同步422接口协议数据激励发生器通过时钟线和数据线连接至激励源选择控制模块；