[发明专利]一种基于FPGA的同步422接口的测试激励实现系统及方法

权利要求书

1.一种基于FPGA的同步422接口的测试激励实现系统，其特征在于：包括同步422接口数据激励源发送设备和FPGA系统；所述FPGA系统包括同步422接口协议数据激励发生器和激励源选择控制模块；

将同步422接口数据激励源发送设备通过时钟线和数据线经过电平匹配电路连接至激励源选择控制模块；同步422接口协议数据激励发生器通过时钟线和数据线连接至激励源选择控制模块；

工作时根据实际需求通过激励源选择控制模块选择接入同步422接口数据激励源发送设备或者同步422接口协议数据激励发生器，同步422接口协议数据激励发生器实现激励时钟和数据可配置的同步422接口激励；若激励源通道选择同步422接口数据激励源发送设备，则系统将经过电平匹配电路的同步422接口数据激励源发送设备的时钟及数据发送到输出端；若激励源通道选择同步422接口协议数据激励发生器，则系统将同步422接口数据激励发生器产生的时钟及数据输出到输出端口。

2.根据权利要求1所述的一种基于FPGA的同步422接口的测试激励实现系统，其特征在于：所述同步422接口协议数据激励发生器包括CPU、速率配置模块、数据发送模块、高速时钟。

3.根据权利要求2所述的一种基于FPGA的同步422接口的测试激励实现系统，其特征在于：所述同步422接口协议数据激励发生器还包括时钟分频器和并行转串行模块。

4.一种基于FPGA的同步422接口的测试激励实现方法，其特征在于步骤如下：

1)根据实际需求通过激励源选择控制模块选择接入同步422接口数据激励源发送设备或者同步422接口协议数据激励发生器；

2)若选择同步422接口数据激励源发送设备，执行步骤3)；若选择同步422接口协议数据激励发生器，执行步骤5)；

3)同步422接口数据激励源发送设备发送测试时钟及数据测试激励给电平匹配电路；

4)电平匹配电路将时钟及测试激励信号电平转换成适合FPGA的电平发送到输出端；

5)在电脑端编写好测试激励的速率信息和测试数据；

6)电脑通过JTAG线将速率配置信息和测试数据发送给CPU；

7)CPU将速率配置信息下发到速率配置模块完成速率配置，CPU将测试数据发送给数据发送模块；

8)速率配置模块将速率信息转换为时钟分频器的分频系数输出给时钟分频器；

9)时钟分频器根据输入的分频系数将高速时钟模块产生的时钟进行分频，一路进行输出，一路发送给并行转串行模块；

10)数据发送模块将接收到的CPU发送的测试数据转换为指定位宽的数据发送给并行转串行模块；

11)并行转串行模块将收到的测试数据按照时钟分频器输出的时钟转换为1bit的串行数据；

12)系统将同步422接口数据激励发生器的时钟及数据发送到输出端口。

5.一种存储介质，其特征在于：用于存储测试激励实现程序；所述测试激励实现程序为权利要求4中步骤1)-12)所述的步骤。