[发明专利]校准USB芯片时钟的方法、装置和芯片

权利要求书

1.一种校准USB芯片时钟的方法，其特征在于在每个操作周期，执行以下步骤：

利用帧头的同步字获取第一时长的高电平矩形脉冲；

利用第二时钟在所述高电平矩形脉冲的时间窗口内进行计数，得到第一数值；其中，所述第二时钟为利用锁相环对第一时钟进行倍频获得的；

利用所述第一数值和第二数值对所述第一时钟的控制字进行校准，以对所述第一时钟进行校准；其中，所述第二数值为所述第一时钟为理论上的准确值时，所述第二时钟在所述高电平矩形脉冲的时间窗口内计得的数值。

2.如权利要求1所述的方法，其特征在于所述利用帧头的同步字获取第一时长的高电平矩形脉冲，包括以下步骤：

响应于检测到所述同步字的第一边沿，对第三数值进行判断：若所述第三数值＝0，则将特定信号由低变为高，所述第三数值加1；若所述0＜第三数值＜特定数值，则所述第三数值加1；若所述第三数值＝特定数值，则将所述特定信号由高变为低，将所述第三数值清0；其中，所述特定信号用于形成所述高电平矩形脉冲；

所述利用第二时钟在所述高电平矩形脉冲的时间窗口内进行计数，得到第一数值，包括以下步骤：

响应于检测到所述特定信号的上升沿，启动计数器，每检测到第二时钟的第二边沿，所述计数器的计数值加1；

响应于检测到所述特定信号的下降沿，所述计数器停止计数，将所述计数器的计数值作为所述第一数值。

3.如权利要求1所述的方法，其特征在于利用所述第一数值和第二数值对所述第一时钟的控制字进行校准，包括以下步骤：

比较所述第一数值和所述第二数值的大小：若所述第一数值＞所述第二数值，则将所述控制字的当前校准位对应的数值置为0；若所述第一数值＜第二数值,则将所述当前校准位对应的数值置为1；

其中，所述当前校准位对应所述控制字的1位，初始状态下，所述当前校准位对应所述控制字的最高位，每经过一个所述操作周期，将所述当前校准位对应所述控制字的位降低1位。

4.如权利要求1～3中任意一项所述的方法，其特征在于利用所述第一数值和第二数值对所述第一时钟的控制字进行校准，以对所述第一时钟进行校准之后，还包括以下步骤：

关闭所述利用帧头的同步字获取第一时长的高电平矩形脉冲的功能；

利用第三时钟计时第二时长；所述第二时长小于所述操作周期；

开启所述利用帧头的同步字获取第一时长的高电平矩形脉冲的功能。

5.一种校准USB芯片时钟的装置，应用在USB芯片中，其特征在于包括以下模块：

获取模块，用于利用帧头的同步字获取第一时长的高电平矩形脉冲；

计数模块，用于利用第二时钟在所述高电平矩形脉冲的时间窗口内进行计数，得到第一数值；其中，所述第二时钟为利用锁相环对第一时钟进行倍频获得的；

校准模块，用于利用所述第一数值和第二数值对所述第一时钟的控制字进行校准，以对所述第一时钟进行校准；其中，所述第二数值为所述第一时钟为理论上的准确值时，所述第二时钟在所述高电平矩形脉冲的时间窗口内计得的数值。

6.如权利要求5所述的装置，其特征在于所述获取模块，包括以下子模块：

脉冲生成子模块，用于响应于检测到所述同步字的第一边沿，对第三数值进行判断：若所述第三数值＝0，则将特定信号由低变为高，所述第三数值加1；若所述0＜第三数值＜特定数值，则所述第三数值加1；若所述第三数值＝特定数值，则将所述特定信号由高变为低，将所述第三数值清0；其中，所述特定信号用于形成所述高电平矩形脉冲。

7.如权利要求5所述的装置，其特征在于所述计数模块，包括以下子模块：

启动子模块，用于响应于检测到所述特定信号的上升沿，启动计数器，每检测到第二时钟的第二边沿，所述计数器的计数值加1；

停止子模块，用于响应于检测到所述特定信号的下降沿，所述计数器停止计数，将所述计数器的计数值作为所述第一数值。