[发明专利]进行选择性地启用的ECC解码的熔丝逻辑

说明书

本申请涉及进行选择性地启用的ECC解码的熔丝逻辑。熔丝逻辑配置成选择性地启用熔丝阵列中的熔丝的特定群组以支持一个应用中的列(或行)冗余或另一应用中的纠错码ECC操作中的一个。举例来说，所述熔丝逻辑可对所述熔丝的群组进行解码以启用在一个模式或应用中的存储器单元的替换列(或行)，且对所述熔丝的群组的子组进行解码以检索对应于经过编码以启用在第二模式或应用中的存储器单元的不同替换列或行的熔丝的第二群组的ECC数据。所述熔丝逻辑包含ECC解码逻辑电路，所述ECC解码逻辑电路选择性地启用以基于在所述熔丝的第一群组中的熔丝的所述子组中编码的所述ECC数据来检测和校正在所述熔丝的第二群组中编码的数据中的错误。

技术领域

本申请大体上涉及半导体装置，且特定来说，涉及进行选择性地启用的ECC解码的熔丝逻辑。

背景技术

高数据可靠性、存储器存取的高速、低功率和减小的芯片大小是半导体存储器所需 的特征。用于在存储器内存储信息的存储器单元可组织成行(字线)和列(位线)。在存储器 装置的制造和使用的各种点处，一或多个存储器单元可能失效(例如，变得无法存储信息， 不可由存储器装置存取等)且可能需要修复。一些存储器装置可包含编程成将有缺陷的存 储器单元的地址重新引导到冗余存储器单元的熔丝。当在熔丝读取操作期间不准确地读 取熔丝的状态时，可映射冗余存储器单元以替换健康存储器单元，且可正常地存取有缺 陷的存储器单元，这可能不利地影响存储器的可靠性。沿着装置生产生命周期，生产诱发的缺陷可能因生产工艺成熟而随时间推移减少。熔丝阵列的大小和/或冗余存储器行和列的计数可基于在生产开始时实现特定装置良率的预期或实际的生产诱发的缺陷，这可能在熔丝阵列和/或冗余存储器行和/或列的部分中产生。

发明内容

根据本申请的一方面，提供一种设备。所述设备包括：纠错码(ECC)电路，其配置成接收启用信号和经由熔丝总线接收第一熔丝数据以及第二熔丝数据，其中所述ECC 逻辑电路配置成基于所述第二熔丝数据的一部分对所述第一熔丝数据进行ECC操作以 提供经过校正的第一熔丝数据，其中所述ECC逻辑电路配置成基于所述启用信号在输 出处提供所述第一熔丝数据或所述经过校正的第一熔丝数据中的一个；和锁存器电路， 其包括多个锁存器，所述多个锁存器配置成基于所述第一熔丝数据或所述经过校正的第 一熔丝数据中的所述一个选择性地替换有缺陷的存储器单元的群组。

根据本申请的另一方面，提供一种设备。所述设备包括：熔丝阵列，其配置成将第一熔丝数据和第二熔丝数据提供给熔丝总线；熔丝逻辑电路，其配置成经由所述熔丝总 线接收所述第一熔丝数据和所述第二熔丝数据，所述熔丝逻辑电路配置成使用在所述第 二熔丝数据中编码的ECC对所述第一熔丝数据进行纠错码(ECC)操作以提供经过校正的 第一熔丝数据，其中所述熔丝逻辑电路配置成基于操作模式提供所述经过校正的第一熔 丝数据或所述熔丝数据中的一个作为输出第一熔丝数据；和锁存器电路，其包括多个锁 存器，所述多个锁存器配置成基于所述输出第一熔丝数据选择性地替换有缺陷的存储器 单元的群组。

根据本申请的又一方面，提供一种方法。所述方法包括：在纠错码(ECC)电路处从可编程选项电路接收启用信号且从熔丝阵列接收第一熔丝数据和第二熔丝数据；响应于所述启用信号具有第一值：基于所述第二熔丝数据的一部分对所述第一熔丝数据进行 ECC操作以提供经过校正的第一熔丝数据；和将所述经过校正的第一熔丝数据提供给配 置成选择性地替换有缺陷的存储器单元的群组的锁存器电路；响应于所述启用信号具有 第二值，将所述第一熔丝数据提供给配置成选择性地替换所述有缺陷的存储器单元的群 组的所述锁存器电路。

附图说明

图1是根据本公开的实施例的半导体装置的框图。

图2是根据本公开的实施例的半导体装置的一部分的框图。

图3是根据本公开的实施例的熔丝错误检测电路的示意图。

图4是根据本公开的实施例的控制块的示意图。

图5是根据本公开的实施例的检测熔丝错误的方法的流程图。