[发明专利]降低存储器子系统的功率并使功率输送网络具有延迟

说明书

本申请涉及降低存储器子系统的功率并使功率输送网络具有延迟。含有存储器子系统的封装可包含控制器、易失性存储器和非易失性存储器。所述封装可包含一或多个引脚，用于接收可使用一或多个电源轨分配给所述控制器、所述易失性存储器和所述非易失性存储器的电源电压。所述存储器子系统可包含沿着一或多个电源轨的一或多个开关组件，用于选择性地将所述非易失性存储器与所述一或多个电源轨断开耦合，从而使所述非易失性存储器能够与所述控制器和易失性存储器分开地断电。所述控制器可基于与存取所述非易失性存储器相关联的各种准则来确定是将所述非易失性存储器与电源轨耦合还是断开耦合。

交叉引用

本专利申请要求穆罕默德·鲁米(Mohamed Roumi)等人于2020年7月10日提交的题为“降低存储器子系统的功率并使功率输送网络具有延迟(REDUCING POWER FOR MEMORYSUBSYSTEM AND HAVING LATENCY FOR POWER DELIVERY NETWORK)”的第63/050,677号美国专利申请的优先权，所述美国专利申请转让给本受让人且明确地以全文引用的方式并入本文中。

技术领域

本技术领域涉及降低存储器子系统的功率并使功率输送网络具有延迟。

背景技术

下文大体上涉及用于存储器的一或多个系统，且更具体地，涉及对非易失性存储器的电源控制。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可被编程为两个支持状态之一，通常由逻辑1或逻辑0来表示。在一些实例中，单个存储器单元可支持两个以上状态，其中的任一者可存储。为了存取所存储信息，组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。

存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、静态RAM(SRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可以是易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储逻辑状态很长一段时间，即使无外部电源存在也是这样。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。

发明内容

描述了一种设备。所述设备可包含易失性存储器；非易失性存储器；以及接口控制器，其与所述易失性存储器和所述非易失性存储器耦合。所述接口控制器可被配置成使得所述设备：确定是否满足与存取所述非易失性存储器相关联的准则；以及至少部分地基于确定满足所述准则而停用开关组件以将所述非易失性存储器与第一电源轨断开耦合，其中所述第一电源轨与所述易失性存储器且与所述接口控制器耦合。

描述了一种设备。所述设备可包含非易失性存储器；易失性存储器；接口控制器，其与所述非易失性存储器和所述易失性存储器耦合；第一电源轨，其与所述易失性存储器和所述接口控制器耦合且被配置成将第一电压供应到所述易失性存储器和所述接口控制器；以及开关组件，其与所述接口控制器、所述第一电源轨和所述非易失性存储器耦合，且被配置成至少部分地基于从所述接口控制器接收的信号而选择性地将所述第一电源轨与所述非易失性存储器耦合。

描述一种非暂时性计算机可读媒体。所述非暂时性计算机可读媒体可以存储包括指令的代码，所述指令在由电子装置的处理器执行时使得所述电子装置：确定是否满足与存取所述电子装置的非易失性存储器相关联的准则；以及至少部分地基于确定满足所述准则而停用开关组件以将所述非易失性存储器与第一电源轨断开耦合，其中所述第一电源轨与所述电子装置的所述易失性存储器且与所述电子装置的所述接口控制器耦合。

附图说明