[发明专利]一种PFR闪存扩展装置及方法

说明书

本发明提供一种PFR闪存扩展装置及方法，所述装置包括：服务器管理器件和可编程逻辑器件；服务器管理器件通过SPI第一信号链路连接可编程逻辑器件，可编程逻辑器件通过SPI第一信号链路连接多个快闪存储器；服务器管理器件通过SPI第二信号链路连接多个所述快闪存储器。本发明能够在不增加固件的情况下为PFR平台扩展闪存，从而支持BIOS和BMC开发客制化功能，提升PFR平台的用户体验。

技术领域

本发明属于服务器技术领域，具体涉及一种PFR闪存扩展装置及方法。

背景技术

PFR是Intel设计的用于支持NIST SP 800-193文档的安全要求的安全技术，PFR的目的是用于保护平台资产、检测损坏固件等恶意或错误行为，以及恢复平台固件到到良好状态的技术。PFR使用了一块CPLD作为整个PFR技术的核心，并定义了一段特殊的预启动状态T-1(Tminus 1)。系统上电后，首先进入T-1阶段，此时，其他所有具有可能启动接口的固件(PCH、CPU、ME、BMC等)都处于复位状态，只有PFR CPLD上电启动，PFR CPLD首先对BMCFLASH、BIOS FLASH进行校验。如果校验失败，则PFR CPLD会擦除校验失败的FLASH区域，使用镜像文件恢复FLASH数据，校验成功则进入Bootguard的正常启动模式，此后为T0模式。T0模式中，PFR CPLD会对SM BUS和SPI数据进行监控过滤，开发者可以设置白名单，不符合白名单规则的数据会被阻止传输或写入FLASH，已达到过滤恶意数据的目的。

现有INTEL Whitley平台之PFR架构，BMC跟BIOS都是各配置一颗Flash，在CRB公版上INTEL提供的固件只有基本功能，若是要加入各家系统厂所提供客制化之功能，则Flash会面临空间不足的情况。市面上SO16包装的NOR Flash,现有的容量最大只支持1Gb，若想要额外提供客制化之功能，搭配PFR架构超过1Gb,就会面临到空间不足，无法支持之窘境。

发明内容

针对现有技术的上述不足，本发明提供一种PFR闪存扩展装置及方法，以解决上述技术问题。

本发明提供一种PFR闪存扩展装置，所述装置包括：

服务器管理器件和可编程逻辑器件；服务器管理器件通过SPI第一信号链路连接可编程逻辑器件，可编程逻辑器件通过SPI第一信号链路连接多个快闪存储器；服务器管理器件通过SPI第二信号链路连接多个所述快闪存储器。

进一步的，所述服务器管理器件包括寻呼信道和基板管理控制器。

进一步的，所述SPI第一信号链路传输SPI_CSO信号；所述SPI第二信号链路传输SPI_CLK信号、SPI_MOSI信号和SPI_MISO信号。

进一步的，寻呼信道通过SPI第一信号链路连接可编程逻辑器件，可编程逻辑器件通过SPI第一信号链路分别连接第一快闪存储器和第二快闪存储器；寻呼信道通过SPI第二信号链路分别连接第一快闪存储器和第二快闪存储器；基板管理控制器通过SPI第一信号链路连接可编程逻辑器件，可编程逻辑器件通过SPI第一信号链路分别连接第三快闪存储器和第四快闪存储器；基板管理控制器通过SPI第二信号链路分别连接第三快闪存储器和第四快闪存储器。

进一步的，基板管理控制器与可编程逻辑器件通过SMBUS链路互联；基板管理控制器与寻呼信道通过eSPI链路互联；寻呼信道通过DMI链路与CPU互联；CPU与可编程逻辑器件通过SMBUS链路互联。

进一步的，所述可编程逻辑器件包括：

SPI Slave模块，用于接收并解码SPI_CSO信号；

Address decoder模块，用于解析SPI_CSO信号；

Chip Select Control模块，用于根据解析SPI_CSO信号得到的信息确定目标快闪存储器，并将所述SPI_CSO信号转发至目标快闪存储器。