[发明专利]一种PFR闪存扩展装置及方法有效
申请号: | 202110780446.0 | 申请日: | 2021-07-09 |
公开(公告)号: | CN113609030B | 公开(公告)日: | 2023-07-18 |
发明(设计)人: | 谢武志 | 申请(专利权)人: | 苏州浪潮智能科技有限公司 |
主分类号: | G06F12/02 | 分类号: | G06F12/02;H04W68/02 |
代理公司: | 济南舜源专利事务所有限公司 37205 | 代理人: | 孙玉营 |
地址: | 215100 江苏省苏州*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 pfr 闪存 扩展 装置 方法 | ||
1.一种PFR闪存扩展装置,其特征在于,所述装置包括:
服务器管理器件和可编程逻辑器件;服务器管理器件通过SPI第一信号链路连接可编程逻辑器件,可编程逻辑器件通过SPI第一信号链路连接多个快闪存储器;服务器管理器件通过SPI第二信号链路连接多个所述快闪存储器;服务器管理器件包括寻呼信道和基板管理控制器;所述SPI第一信号链路传输SPI_CSO信号;所述SPI第二信号链路传输SPI_CLK信号、SPI_MOSI信号和SPI_MISO信号;寻呼信道通过SPI第一信号链路连接可编程逻辑器件,可编程逻辑器件通过SPI第一信号链路分别连接第一快闪存储器和第二快闪存储器;寻呼信道通过SPI第二信号链路分别连接第一快闪存储器和第二快闪存储器;基板管理控制器通过SPI第一信号链路连接可编程逻辑器件,可编程逻辑器件通过SPI第一信号链路分别连接第三快闪存储器和第四快闪存储器;基板管理控制器通过SPI第二信号链路分别连接第三快闪存储器和第四快闪存储器;所述可编程逻辑器件包括:SPI Slave模块,用于接收并解码SPI_CSO信号;Address decoder模块,用于解析SPI_CSO信号;Chip Select Control模块,用于根据解析SPI_CSO信号得到的信息确定目标快闪存储器,并将所述SPI_CSO信号转发至目标快闪存储器。
2.根据权利要求1所述的装置,其特征在于,基板管理控制器与可编程逻辑器件通过SMBUS链路互联;基板管理控制器与寻呼信道通过eSPI链路互联;寻呼信道通过DMI链路与CPU互联;CPU与可编程逻辑器件通过SMBUS链路互联。
3.一种使用权利要求1-2任一项所述的PFR闪存扩展装置的PFR闪存扩展方法,其特征在于,所述方法包括:
可编程逻辑器件接收服务器管理器件发送的SPI_CSO信号并对SPI_CSO信号进行解码;
从解码后的SPI_CSO信号中解析出目标快闪存储器;
将所述SPI_CSO信号转发至目标快闪存储器。
4.根据权利要求3所述的方法,其特征在于,可编程逻辑器件接收服务器管理器件发送的SPI_CSO信号并对SPI_CSO信号进行解码,包括:
根据SPI协议标准对SPI_CSO信号进行解码。
5.根据权利要求3所述的方法,其特征在于,从解码后的SPI_CSO信号中解析出目标快闪存储器,包括:
解析SPI_CSO信号并获取源服务器管理器件信息;
根据所述源服务器管理器件信息查找源服务器管理器件连接的所有快闪存储器作为待选对象;
从待选对象中选取目标快闪存储器作为目标快闪存储器。
6.根据权利要求5所述的方法,其特征在于,从待选对象中选取目标快闪存储器作为目标快闪存储器,包括:
从解析的SPI_CSO信号中获取任务需求内存;
采集待选对象的空闲内存;
选取空闲内存与所述任务需求内存匹配的待选对象作为目标快闪存储器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司,未经苏州浪潮智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110780446.0/1.html,转载请声明来源钻瓜专利网。